Linux 日志切割工具cronolog无root权限安装

article/2025/10/9 10:00:57

 

1、下载安装包,我这下载的是cronolog-1.6.2.tar.gz

2、放到自己有权限的目录下面比如 /home/cronolog/

3、解压

tar zxvf cronolog-1.6.2.tar.gz

4、进入cronolog安装文件所在目录

cd cronolog-1.6.2

2.4 运行安装

./configuremakemake install

注:此时执行make install报错,提示Error 1

查看错误信息发现需要在 /usr/local/下新建sbin文件夹,但我这个账号没这个权限,现在又需要使用cronolog来分割日志,只能自己动手,丰衣足食了。

还记得解压完进入文件后执行的命令吗?没错就是./configure,看来解决办法应该在这里

1、进入cronolog-1.6.2文件夹,看下都有什么文件

嗯,有个configure开头的,vim看下(不要吐槽我这个用notepade++打开的截图)

嗯,里面有关键字,改成有权限新建文件夹的目录,保存

再次运行

./configuremakemake install

嗯,现在应该是安装成功了,在目录下会多出一个sbin文件夹,里面就是cronolog的可执行文件,可以愉快的分割日志了。


http://chatgpt.dhexx.cn/article/awhd6gWI.shtml

相关文章

日志分隔工具Cronolog的使用

Cronolog 分割 Tomcat8 Catalina.out日志。 默认情况下,tomcat的catalina.out日志文件是没有像其它日志一样,按日期进行分割,而是全部输出全部写入到一个catalina.out,这样日积月累就会造成.out日志越来越大,给管理造成…

Linux日志切割工具cronolog详解与安装

1,cronolog的介绍 cronolog 是一个简单的过滤程序,读取日志文件条目从标准输入和输出的每个条目并写入指定的 日志文件的文件名模板和当前的日期和时间。当扩展文件名的变化,目前的文件是关闭,新开辟的。 cronolog 旨在和一个Web…

EXMC(FSMC)转BRAM,实现单片机与FPGA的交互,FPGA端

目录 1. 前言1.1 需求1.2 平台 2. 背景知识3. 实操3.1 工程介绍3.2 接口介绍3.2.1 EXMC信号介绍:3.2.2 BRAM接口介绍3.2.2 对比 3.3 代码: 5. 附录 1. 前言 在国产的GD32和复旦微FPGA之间实现较高带宽的数据通信,可以使用EXMC接口。EXMC接口…

FPGA逻辑资源评估之BRAM(以Xilinx为例)

在FPGA逻辑设计时,需要参考所需逻辑资源对FPGA进行选型,其中一项就是对BRAM的评估,在这里以xilinx UltraSCALE系列FPGA为例,对BRAM进行简单介绍。 FPGA中RAM资源一般分为DRAM和BRAM两种,而Xilinx UltraSCALE系列FPGA除…

xilinx BRAM实现FIFO

许多FPGA设计使用BRAM来实现FIFO。在Xilinx 7系列体系结构中,块RAM中的专用逻辑能够实现同步或双时钟(异步)FIFO。这消除了计数器、比较器或状态标志生成所需的额外CLB逻辑,并且每个FIFO仅使用一个块RAM资源。支持标准和首字跳转&…

【正点原子FPGA连载】 第十八章基于BRAM的PS和PL的数据交互 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式Vitis开发指南

1)实验平台:正点原子MPSoC开发板 2)平台购买地址:https://detail.tmall.com/item.htm?id692450874670 3)全套实验源码手册视频下载地址: http://www.openedv.com/thread-340252-1-1.html 第十八章基于BRA…

Xilinx 7系列 BRAM概述

Xilinx7系列FPGA中的块RAM可存储36 Kb的数据,可以配置为两个独立的18 Kb RAM或一个36 Kb RAM。在简单双端口模式下,每个36 Kb块RAM可以配置为64K x 1(与相邻的36 Kb块内存级联时)、32K x 1、16K x 2、8K x 4、4K x 9、2K x 18、1K…

ZYNQ—BRAM全双工PS_PL数据交互(开源)

本资源实现了:采用ZYNQ7010;vivado 2018.3;xilinx sdk;正点原子XCOM串口助手,PS与PL均读写操作。 1、PS写0-9地址 0-9数据,触发start给PL。 2、PL接收到触发后,做两次的打拍,再遍历一…

FPGA — BRAM 队列实践

使用软件: Vivado 开发板: EGO1采用Xilinx Artix-7系列XC7A35T-1CSG324C FPGA BRAM 队列实践 功能描述功能实现1. 添加BRAM的IP2. 数码管显示3. 时钟分频4. 按键消抖5. 顶层设计 结果遇到问题及解决仿真测试 功能描述 数码管3位显示数字,可以…

Vivado综合生成BRAM及与LUTRAM的区别

使用vivado中的BRAM可以通过例化Block Memory Generator这一ip并进行相关的设定。 另外可以通过直接编写符合BRAM规范的代码,借助综合工具直接将其综合为BRAM。这时需要通过(*ram_style"block"*)对array进行修饰。 下面给出一种看似可以综合为BRAM的示例…

Xilinx BRAM IP介绍

BRAM IP核介绍 BRAM简介BRAM类型三种读写模式写优先读优先No change 总线支持输出寄存 BRAM简介 BRAM,即Block RAM,是FPGA中一种重要的存储资源,另一种常见的存储资源是DRAM(Distributed RAM),Distributed RAM 经过综合工具综合&…

vivado中bram简单使用

bram设置为简单双口 建议取消勾选这个,这样读出来的数据是差一个时钟周期的 vivado中的bram,写的时候,写使能,写地址,写数据一起赋值 读的时候,读使能,读地址可以一起赋值,数据为…

使用VIVADO中的MIG控制DDR3(AXI接口)二——用AXI4读写BRAM测试

上篇文章主要讲了一些关于AXI的知识,有了这些理论,让我们进行一些简单的实验测试,加深对AXI协议的理解。本次实验使用的平台是VIVADO2019.1。 1. 首先创建一个工程,名称和路径自己决定。 2.然后按照图中所示,点击新建和…

URAM和BRAM有什么区别

无论是7系列FPGA、UltraScale还是UltraScale Plus系列FPGA,都包含Block RAM(BRAM),但只有UltraScale Plus芯片有UltraRAM也就是我们所说的URAM。BRAM和URAM都是重要的片上存储资源,但两者还是有些显著的区别。 容量 B…

【FPGA】AXI4-Lite总线读写BRAM

博主参考和学习的博客 AXI协议基础知识 。这篇博客比较详细地介绍了AXI总线,并且罗列了所有的通道和端口,写代码的时候可以方便地进行查表。AXI总线,AXI_BRAM读写仿真测试 。 这篇文章为代码的书写提供大致的思路,比如状态机和时…

如何对bram/ram进行初始化赋值呢?

1、首先对于常规的情况,即加载.coe文件的方式实现初始化(与rom相同) 点击load initial file, 在右侧可以直接添加.coe文件,或者选择edit进行手动编辑(数据量不大的情况下可选,但是不推荐)&#…

vivado中bram的种类与使用

vivado中bram的种类与使用 vivado中bram的分类单端口ram初始化工作时序仿真验证 简化的双端口RAM初始化端口定义仿真结果 双端口RAM初始化端口定义功能仿真单端口读数双端口读数双端口一读一写双端口写数据 vivado中bram的分类 在vivado中打开IP catalog,在其中搜索…

BRAM的使用

使用Block Memory Generator IP核,PL读取BRAM数据 软件环境:Vivado 2018.3 IP核:Block Memory Generator 8.4(Rev.2) 1、点击IP Catalog 2、搜索”Block Memory Generator“双击选择RAMs & ROMs & BRAM下的IP核 3、配置IP核为Si…

FPGA — BRAM学习笔记—读写操作

使用软件: Vivado 开发板: EGO1采用Xilinx Artix-7系列XC7A35T-1CSG324C FPGA BRAM笔记 BRAM介绍同步双端口BRAMBRAM读写操作(1)读操作(2)写操作(3)写模式写优先模式读优先模式不变模式 双端口块内存接口BRAM IP的使用及仿真验证IP核使用coe文件将IP核添…

FPGA从入门到精通(8)-BRAM

所使用EDA软件:VIVADO2018.3 FPGA型号:xc7a35tcsg325-2 很久没写了,随便写一篇BRAM的吧。说到BRAM ,很多人都喜欢拿它来DRAM比较 ,两者都有啥优缺点,其实我也拿不准。不过一般来说,存储较大的数…