volatitle

article/2025/9/19 21:33:37

    被volatitle修饰的变量能够保证可见性,不保证原子性,每个线程能够获取该变量的最新值。

    实现的机制:在写volatitle变量写到主内存时,指令前会加上lock,该指令有两个影响:

    将当前处理器缓存行的数据写回系统内存;

  1.     这个写回内存的操作会使得其他CPU里缓存了该内存地址的数据无效。

   在多核处理器中,其他线程发现本地缓存失效,就会到主内存重读这个变量,因此在一个volatitle变量发生变化,会发生以下变化:

  1.     Lock前缀的指令会引起处理器缓存写回内存;

  2.     一个处理器的缓存回写到内存会导致其他处理器的缓存失效;

  3.     当处理器发现本地缓存失效后,就会从内存中重读该变量数据,即可以获取当前最新值;

    这样针对volatile变量通过这样的机制就使得每个线程都能获得该变量的最新值。

  1.     volatitle内存语义实现:JMM在不改变正确语义的情况下,会允许编译器和处理器对指令进行重排,如何实现对重排的控制呢?答案就是内存屏障。

  2.     JMM内存屏障:


    java编译器会在生成指令系列时在适当的位置会插入内存屏障指令来禁止特定类型的处理器重排序。为了实现volatile的内存语义,JMM会限制特定类型的编译器和处理器重排序,JMM会针对编译器制定volatile重排序规则表:


    'NO'表示禁止重排序。为了实现volatile内存语义时,编译器在生成字节码时,会在指令序列中插入内存屏障来禁止特定类型的处理器重排序。对于编译器来说,发现一个最优布置来最小化插入屏障的总数几乎是不可能的,为此,JMM采取了保守策略:

  •     在每个volatile写操作的前面插入一个StoreStore屏障;

  •     在每个volatile写操作的后面插入一个StoreLoad屏障;

  •     在每个volatile读操作的后面插入一个LoadLoad屏障;

  •     在每个volatile读操作的后面插入一个LoadStore屏障。





http://chatgpt.dhexx.cn/article/rU8ArmVm.shtml

相关文章

volatile

一、不得不提的volatile volatile是个很老的关键字,几乎伴随着JDK的诞生而诞生,我们都知道这个关键字,但又不太清楚什么时候会使用它;我们在JDK及开源框架中随处可见这个关键字,但并发专家又往往建议我们远离它。比如…

voliate关键字原理

被volatile修饰的变量在编译成字节码文件时会多个lock指令,该指令在执行过程中会生成相应的内存屏障,以此来解决可见性跟重排序的问题。 预备知识 指令重排序 为什么到指令重排序:一般来说,处理器为了提高程序运行效率&#xff…

voliate关键字

voliate关键字详解: 1.内存模型相关概念 物理计算机内存访问图: 任何计算都是在CPU内处理的,那么也就必须涉及到数据读写,但是CPU每次都要和主内存交互读写数据效率太低了,于是有了高速缓存。在程序运行时&#xff…

java面试题:voliate底层原理——详解

1. voliate底层原理 1.1 voliate变量的特点 可见性: 当一个线程修改了声明为volatile变量的值,新值对于其他要读该变量的线程来说是立即可见的。有序性: volatile变量的所谓有序性也就是被声明为volatile的变量的临界区代码的执行是有顺序的…

FSM有限状态机(三段式)-Verilog实现

一. 状态机理论基础 状态机基本概念: 状态机由状态寄存器和组合逻辑电路构成,能够根据控制信号按照预先设定的状态进行状态转移,是协调相关信号动作、完成特定操作的控制中心。 以上是标准解释,其实状态机就是为了解决比如IIC协…

Verilog描述有限状态机(一段式、二段式、三段式)

有限状态机(FSM)的输出取决于过去状态以及当前输入,是时序逻辑电路。适合描述那些发生有先后顺序或者有逻辑规律的事情,状态机的本质就是对具有逻辑顺序或时序规律的事件进行描述的一种方法,广泛用于多种场合。 因此&…

以爱情规律为例,浅谈三段式描述状态机

目录 基础概念介绍 状态机的要素 FSM的分类 Verilog描述状态机的方法 一段式描述 两段式描述 三段式描述 结语 基础概念介绍 今夜闲来无事,忽然想到最近准备复习一下Verilog语法,所以就侃一侃状态机吧! 状态机根据状态的数量可以分为两…

三段式状态机-FSM

三段式代码多,但是有时钟同步,延时少,组合逻辑跟时序逻辑分开并行出错少。 (1)同步状态转移 (2)当前状态判断接下来的状态 (3)动作输出 如果程序复杂可以不止三个always 。always 后常接cas…

一段式、两段式和三段式状态机

这里写自定义目录标题 一段式两段式三段式 这张图片是mealy型状态机的结构,Moore型类似,输出与输入无关。 一段式 module moduleName (input clk,input rst_n,input in,output reg [3:0] out );localparam s14d0, s24d1, s34d2, s44d3, s54d4; reg [3:…

FPGA开发基础之三段式状态机

状态机由状态寄存器和组合逻辑电路构成,能够根据控制信号按照预先设定的状态进行状态转移,程序的运行其本质也是状态机,根据输入完成输出,得到新的状态。 在平时硬件电路的设计中经常需要用到状态机,例如CPU的取指、译…

关于三段式状态机第三段是组合逻辑还是时序逻辑的问题?

由于本人一直以来,用的三段式状态机,第三段写法都是组合逻辑写法,但是近期有小伙伴面试小公司,写到状态机的第三段时候,按照我一直用到的组合逻辑来写第三段,提供输出,被提出了质疑,…

【状态机设计】Moore、Mealy状态机、三段式、二段式、一段式状态机书写规范

目录 状态机介绍 状态机类型 Moore 型状态机 Mealy 型状态机 状态机设计流程 自动售卖机 状态机设计:3 段式(推荐) 实例 实例 状态机修改:2 段式 实例 状态机修改:1 段式(慎用) 实…

状态机的描述方法案例分析(一段式、二段式、三段式)

上篇博文讲了:FPGA中有限状态机的状态编码采用格雷码还是独热码? 那篇博文讲了状态机的状态编码是用格雷码还是独热码的问题,以及两者之间的优劣。状态机的描述方式采用的是一段式描述方式,也就是将整个状态机全部写到一个always…

FPGA状态机(一段式、二段式、三段式)、摩尔型(Moore)和米勒型(Mealy)

1、状态机 1.1、理论 FPGA不同于CPU的一点特点就是CPU是顺序执行的,而FPGA是同步执行(并行)的。那么FPGA如何处理明显具有时间上先后顺序的事件呢?这个时候我们就需要使用到状态机了。 状态机简写为 FSM(Finite Sta…

三段式状态机_verilog

这是一篇转载的文章,但是个人理解笔者将前两个always块结构搞错了,自行纠正了一下。 原文链接 https://www.jianshu.com/p/5eee434ab24d 1. 三段式要求 有限状态机采用三段式风格,即三个always块描述状态机. 第一个时序逻辑always块用来描…

2021-08-21Verilog三段式状态机的写法,标准示例和仿真。

Verilog三段式状态机的写法,标准示例和仿真。 第一段:同步状态转移。第一个always块格式化描述次态寄存器迁移到现态寄存器。 第二段:当前状态判断接下来的状态。组合逻辑always模块,描述状态转移条件判断用current_state 第三段&…

verilog 3段式状态机

3段式状态机: 3段式状态机写法,写出下图状态转换图。 1 确定输入输出信号,及其类型(是wire还是reg); 2 声明内部信号,一般需要定义current_state和next_state; 3 用3个always语句描…

三段式状态机设计

状态机设计需满足的几个要求: 1. 三段式要求 有限状态机采用三段式风格,即三个always块描述状态机. 第一个组合逻辑always块用来描述下一状态的转移(next state logic) 第二个时序逻辑always块用来描述当前状态.(cur…

三段式状态机浅析

三段式状态机 文章目录 三段式状态机三段式状态机优点书写格式formater整形器状态机书写举例 关注作者 三段式状态机优点 将组合逻辑与时序逻辑分开,所写代码层次清晰,方便理解和后续的维护相较两段式状态机,解决了输出毛刺的影响。 书写格…

(三段式)有限状态机【原理+实例】

状态机的基本要素:输入、输出、状态。 状态机根据状态变化是否与输入条件有关分为两类:即Moore型状态机和Mealy型状态机。 Moore型状态机的状态变化仅和当前状态有关,而与输入条件无关; Mealy型状态机的状态变化不仅和当前状态…