本篇主要介绍物理层WG中的C-PHY。C-PHY基于3-Phase symbol编码技术，通过three-wire trios传输2.28 bits/symbol，其目标速率是2.5Gsymbols/s。C-PHY与D-PHY有许多共同点，C-PHY的绝大部分特性都是从D-PHY改编而来的。C-PHY被设计成能够与D-PHY在同一个IC管脚上共存，从而可以开发出既支持C-PHY又支持D-PHY的双模器件。
由于C-PHY绝大部分特性和D-PHY一样，因此该部分主要通过对比D-PHY进行介绍，同时在某些时候也会对比M-PHY对整个PHY层进行一个全面的对比总结。
MIPI C-PHY 通过带宽受限的通道提供高吞吐量，将显示器和摄像头连接到应用处理器。它为MIPI CSI-2和MIPI DSI-2生态系统提供PHY，使设计人员能够扩展实现支持各种更高分辨率的图像传感器和显示器，同时保持低功耗。同时它还可以应用于许多其他地方，例如汽车摄像头传感系统，防撞雷达，车载信息娱乐系统和仪表盘等。
MIPI C-PHY是一种嵌入式时钟链路，可为链路内的重新分配通道提供极大的灵活性。
C的真正含义是“C-PHYs may be used in channel-limited applications, hence the use of the character “C””。
它还提供高速和低功耗模式之间的低延迟转换。MIPI C-PHY通过在双线通道上脱离传统的差分信号技术并引入大约2.28位/符号的三相符号编码来在三线通道上传输数据符号来实现这一点，其中每个通道包括嵌入式时钟。以3 Gsym / s运行的三个three-wire trios接口上实现了大约24 Gbps的峰值数据速率。MIPI C-PHY可以与MIPI D-PHY在同一设备上引脚共存，因此设计人员可以开发双模设备。
链路的操作和可用数据速率可以是不对称的，这使实现人员能够根据系统需求优化传输速率。支持双向和半双工操作。
1、架构
C-PHY使用 3-Phase symbol encoding技术，每一个符号可以传输2.28bits数据。C-PHY复用了大部分D-PHY的标准，能和D-PHY在同一芯片中共存，但是其数据编码技术和D-PHY有本质的区别，其特性如下：
- 使用三根线一组传输，而不是之前使用的差分对；
- 采用5进制传输，效率高于D-PHY的二进制，效率为原来的2.27倍；
- 没有时钟信号，由于使用了三根线，并且时钟编码到每一个symbol中，而且在每一个symbol
boundary都有电压的跳变，时钟恢复也比较简单。
C-PHY lane is known as a Trio. 1 Sym=2.28 bits
2、3-Phase symbol encoding
3、操作模式及模式转换
C-PHY一共有三种模式：HSMode、LPMode和AlternateLow-Power (ALP) mode，其中HS Mode传输线有六种状态：+x, -x, +y, -y, +z and–z，LPMode传输线有四种状态：LP-000,604 LP-001, LP-100 and LP-111，ALP Mode除了HS Mode的六种状态之外还定义了两种状态ALP-Pausestate (VOD = 0) and ALP-Pause Wake state (VOD = |VOD| Strong)，其中ALP-Pause有可以分为ALP-PauseStop and ALP-Pause ULPS两种。
- 一个典型的HS传输过程的序列为：LP-111→LP-001→LP-000→HS→LP-111；
- 转向(TurnAround)的序列为：LP-111→LP-100→LP-000→LP-100→LP-000；
- EscapeMode传输过程的序列为：LP-111→LP-100→LP-000→LP-001→LP-000；
3.1、High-Speed Data Transmission
Start-of-Transmission的流程如下表所示：
End-of-Transmission的流程如下表所示：
HS Data Transmission Burst的流程如下所示：
3.2、ALP Mode Transmission Burst
3.3、Bi-Directional Lane Turnaround
Turnaround的流程如下所示：
当通道没有进入TX-LP-Yield之前，如果通道上有STOP状态出现，反转过程可以被打断，当Lan已经进入TX-LP-Yield，通道已经完成了反转，此时再有STOP状态也不能打断turnaround过程。PHY应该保证在TX-TA-Rqst,RX-TA-Rqst, or TX-TA-GO结束之后，程序不会中断。
3.4、Escape Mode
4、互连和通道配置
使用C-PHY物理层互连时，只支持点到点传输，整个通道包括TX、RX、TLIS(Transmission-Line-Interconnect-Structure)，其中TX和RX直接包含在两侧芯片中，因此互连主要约束中间的连接部分，包括PCB、走线、过孔、接插件等。
由于高速差分通道也用于低速单端信号，因此使用松耦合差分传输线。其差分阻抗为100Ω，单端阻抗为50Ω。
互连的约束通过S参数给出，其中差分线的插入损耗（IL）详见下图所示：
其中差分回损（RL）要求为：在整个工作频率范围内Sdd11和Sdd22均小于-12dB。
共模插损（IL）的要求和差分插损一样，共模回损（RL）要求在2*fh（the highest fundamentalfrequency for data transmission）频率内Scc11和Scc22均小于-12dB。
差分对用作单端想信号线时，其线间耦合参数通过S参数Scc21和Sdd21（或者Scc12和Sdd12）之间的差值来约束，在10*fLP,MAX（the maximum togglefrequency for low-power mode）频率范围内不能超过-20dB。
驱动端和接收端的差分回损参数要求如下：
HS-TX的回损要求从fLP,MAX到fMAX频率范围内不大于-3dB，HS-RX的回损要求如下图所示：
5、电气特性
5.1、驱动端电气特性
5.2、接收端的电气特性
以上就是针对C-PHY的硬件架构、三相符号编码、操作模式、模式转换、电气特性等的简单介绍，规范中还对高速信号时序及眼图模板、内置测试电路等进行了详细介绍，涉及到相关内容可参看规范《MIPI C-PHY℠ v1.2, 28-Mar-2017》。其操作模式及模式转换部分和D-PHY非常相似，也可以参考D-PHY相关资料。
