读datasheet最高深的境界，不仅要看datasheet上的内容，凡是涉及到的算法，协议，配合器件，都要懂，要善于做延展辅助阅读，甚至看清楚芯片背后的设计哲学。听说要写个datasheet简单的三四个月，难的甚至需要四五年，融入的其实都是精华。
每家公司的datasheet都有严格的规范，及独特的风格，有时候还会穿插一些原理性的介绍，甚至比教科书写得还好。EDN就有位工程师读者在刚毕业的前两年，每天早上坚持提前一小时去公司，朗读datasheet，借以熟悉专业英语及基础知识，后来果然成为一代高手。
很多大厂的datasheet其实并不仅仅包含基本内容，比如ADI公司的一些ADC/DAC器件资料里面，还会包含AD/DA转换的原理性讲解内容，这些和芯片相关的第一手资料有时候讲的比教科书里还清楚，如果能在有时间的时候仔细研读，对我们的设计无疑是会有很大帮助的。Datasheet既可以是我们设计上的好帮手，也是学习的好资料。
一、概念及简介
在进行系统设计时节省时间和降低成本是很关键的。在原型制作之前，系统设计人员可以用模型来进行设计仿真。在高速系统设计中正是如此，进行信号完整性仿真来分析不同条件下传输线中的电路行为，在设计初期就能预防并检测出典型的问题，例如过冲、欠冲、阻抗不匹配、串扰、地弹等。然而，可用的数字IC模型非常少。当半导体厂商被索要SPICE模型时，他们并不愿意提供，因为这些模型会包含有专有工艺和电路信息。这个问题已经通过采用IBIS模型来(输入/输出缓冲器信息规范)解决。
IBIS是一个行为模型，通过V/I和V/T数据，描述器件数字输入和输出的电气特性，而不会泄露任何元器件专有的信息。
二、模型生成和获取
1.
可通过SPICE仿真获取输入输出缓冲器的V/I V/T数据
2.
测量
3.
官网及其他网站直接下载
三、IBIS常用的输入输出Buffer
四、IBIS模型如何表示Buffer特性
上图是一个模型的基本组成部分，彩色部分可以大致分成三部分，
1.
V/I曲线部分（Pullup & Pulldown&POWER clamp& GND clamp ，描述器件静态特性），电流流入component方向为正；IV数据测量不包括封装
2.
V/T曲线部分（Rise waveform, Fallwaveform ，描述器件动态特性，定义器件开关特性，也叫切换波形）相关的还有斜坡速率。
3.
封装部分(数据需要在–V DD 至2× V DD 的范围内获取。虽然这个电压范围超过了半导体厂商在器件规格中指出的绝对最大额定值，但是这个范围覆盖了传输线中可能发生的欠冲、过冲和反射的情况。因此，驱动器和接收器需要使用这个电压范围建模。)
VI曲线如图：（出自于博士）
VT曲线如图：
斜坡速率：
即：dV/dt，输出端从当前逻辑状态切换到其它逻辑状态，默认在50欧姆阻性负载条件下，在20%和80%幅值点测得斜率。
封装部分：
R_Pin、L_Pin和C_Pin
这每个引脚到缓冲器连接的电阻、电感和电容的电气特性。R_Pkg、L_Pkg和C_Pkg是整个封装的集总值。
其他部分：
C_Comp
这是硅芯片电容，不包括封装电容。它是焊盘与驱动器之间的电容。C_Comp是关键参数，特别是对于接收器的输入。
五、一个IBIS文件长什么样
IBIS文件包括三个主要部分。
1.
头文件或关于文件、器件和公司的一般信息
2.
器件名称、引脚排列和引脚到缓冲器映射
3.
每个模型的I/V和V/T数据
IBIS模型可包含多个器件的特征。
在这种情况下，第2和第3点随包含的器件而重复多次。
以下部分显示了IBIS文件的主要部分。括号内的文字被称为关键字；
它们中的一些是可选的，其它的必须被包括。
六、模型验证
IBIS模型需要验证无误再仿真。验证方法很简单。通常使用ibischk验证。Cadence的Model Integrity.直接打开ibis文件，就会自动检查错误。如图：
自我介绍:B站资深恰饭Up，双985通信专业毕业，擅长高速数字电路设计（X86/FPGA/ARM等）。不定期分享硬件电路设计干货，知识体系，有趣专业实验。包括但不仅限于学习方法、模电、FPGA、小信号、高速电路、信号完整性、Layout、嵌入式、学习方法。已帮助成千上万电子专业学生和初级工程师入门成长。技术交流群集合了众多经验丰富的技术大牛，交流氛围极佳。我的宝藏都在这了。
