JESD204 标准
JESD204规范定义了实现协议数据流的四个关键层，如图9所示。
- 传输层映射样本和已帧、已解码的字节之间的转换。
- 可选的扰乱层对八位元进行扰动/解扰动，分散谱峰值以降低电磁干扰(EMI)。
- 数据链路层处理链路同步、设置和维护，并对10位字符(JESD204B, 8位/10位编码)和66位字符(JESD204C, 64位/66位编码)的任意置乱的八位字符进行编码/解码。
- 物理层负责以比特率传输和接收字符。
下图说明了JESD204是如何实现传输和接收协议的。
JESD204B 和 JESD204C 之间的差异
该接口的最初版本提供了支持每个转换器设备的单链路和多链路。JESD204B增加了可编程的确定性延迟，使用设备时钟作为主要时钟源，数据速率最高可达12.5Gbps。在JESD204C规范中，数据速率增加到32Gbps，三个链路层被定义为8位/10位、64位/66位和64B/80B，其中8位/10位链路层与JESD204B链路层相同。
在8位/10位链路层中，数据被组织成多帧（multiframes），其中在64位/66位链路层中，数据被组织成32个块的多块（multiblocks），每个块包含8个八位字节。在8位/10位链路层中，相位同步是由本地多帧时钟( Local Multiframe clock , LMFC)完成的，在64位/66位使用本地扩展多块时钟( local extended multiblock clock LEMC)。在8位/10位链路层中，LMFC标记多帧边界，在64位/66位链路层中，LEMC用于标记扩展的多块边界。根据所使用的链路层，可以通过本地多帧时钟(LMFC)或本地扩展多块时钟(LEMC)来实现确定性延迟。
8位/10位链路层通过将多个转换器的 LMFCs 对准到一个外部信号SYSREF来在多个转换器之间进行对齐。在64位/66位链路层中，多个转换器设备之间的对齐是通过将它们的LEMC对齐到子类1中的外部信号SYSREF/MULTIREF来实现的。然后，每个转换器装置可以调整其LEMC相位，以匹配逻辑设备的公共LEMC。在64位/66位的链路层只支持基于子类1的LEMC对齐。在这种情况下，RBD调整分辨率不能大于255步，如果缓冲区中每个链路包含超过一个多帧或多块，则RBD调整分辨率必须为每个多帧或多块至少16步。在64位/66位链路层还定义了一个同步头流，它传输与用户数据并行的信息。该信息使用66位字块的同步头信息进行编码。每个块的一个同步头被解码为单个位，而多块中的32个位构成一个32位同步字。同步字可以包含以下信息：
- 先导信号（ Pilot signal ,用于标记多块和扩展多块的边界）
- CRC-3 信号（用于错误检测）
- CRC-12 信号（用于错误检测）
- FEC信号（用于误差检测和纠正）
- 命令通道（用于发送命令和状态信息）
对于8位/10位链路层，JESD204使用SYNC接口进行同步和错误报告，在64位/66位编码的编码数据中的同步头进行同步过程，错误报告留给应用层。
时钟分配
ADRV9026中的时钟分布允许SERDES由SERDES PLL或时钟PLL驱动。ADI提供具有适当设置的测试预定义配置文件，以便每个用例都有一个已知的工作设置配置。对于其他的配置文件配置，计划在未来发布一个概要文件生成器应用程序，允许客户更改自定义配置支持的带宽和采样率。
JESD204B 和 JESD204C 链路速率计算公式:
链路初始化和调试（LINK INITIALIZATION AND DEBUGGING）
链路初始化发生在设备初始化的MCS后阶段。链路生成过程通常遵循以下步骤：
JESD204B :
对于Deframer，执行以下步骤：
- 初始化并打开基带处理器 framer。
- Deframer 保持重置状态，直到执行复位命令，然后通过断言SYNC信号发出同步请求。
- framer 开始发送K28.5 字符，然后 Deframer 将退出复位 。
- Deframer 识别四个连续的K28.5字符，然后取消断言SYNC并进入ILAS阶段。
- 如果SYNC保持断言，这表示它卡在CGS阶段。检查链接参数是否匹配。否则，请检查信号的完整性（请参考PRBS测试的铁Python代码样本部分）。
对于 framer ，链接的建立遵循相同的流程。首先启用 Deframer ，基带处理器 Deframer 与信号同步。
JESD204C :
对于Deframer，执行以下步骤：
- 初始化并打开基带处理器 framer。
- 发送JESD204C初始化校准命令。这导致了链接，因为它现在是基于协议的。
- 启用JESD204C跟踪校准。这将在60秒的时间表中维护链接参数。
对于framer，链接的建立遵循相同的流程。首先启用framer，然后基带处理器Deframer与信号同步。
【注】本文翻译自ADRV9026的用户开发手册的章节。原文件为 《ADRV9026-System-Development-User-Guide-UG-1727.pdf》
‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ END ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧
长按识别图中二维码关注
欢迎关注微信公众号【数字积木】，更精彩的内容等着你！
