第九节，ZYNQ的双核启动

article/2025/11/10 19:19:23

ZYNQ的双核启动

1 双核运行原理

ZYNQ是一种主从关系的AMP架构，通过松散耦合共享资源，允许两个处理器同时运行自己的操作系统或者裸机应用程序，在各自运行自己的程序或者系统的时候，可以通过共享内存进行双核之间的交互。双核启动中，cpu0完成系统的初始化，控制cpu1的启动，与cpu1通信，读写共享内存；与cpu1进行通信，读写共享内存。

共享资源防止冲突：

1，DDR的内存使用，CPU0使用内存地址为0x00100000-0x001fffff，CPU1的使用地址应该避开这段地址，使用地址设为0x00200000-0x003fffff；

2，CPU1不使用L2内存，仅仅CPU0使用；

3，CPU1从核心在PL的中断路由到PPI控制器，通过使用PPI将中断路由到核心，而CPU0通过ICD路由到核心；

4，当CPU0访问共享内存的时候，CPU1不访问，同理，CPU1访问共享内存的时候，CPU0不访问；

双核运行的过程：

ZYNQ是一个可扩展平台，就是有FPGA作为外设的A9双核处理器，它的启动流程与FPGA完全不同，而与传统的ARM处理器类似，ZYNQ的启动配置需要多个处理步骤，通常情况，需要包含以下3个阶段：

  1. 阶段0：在芯片上电运行后，处理器自动开始stage0-boot，就是片内的BOORROM中的代码，上电复位或者热复位后，处理器执行不可修改的代码；
  2. 阶段1：BOORROM初始化CPU和一些外设后，读取下一个阶段所需的程序代码FSBL（first stage boot loader），它是可以由用户修改控制的代码；
  3. 阶段2：这是用户基于BSP（板级支持包），也可以是操作系统的启动引导程序，这个阶段完全是在用户的控制下实现的；

系统上电启动后，第0阶段启动代码判断启动模式，将第一阶段启动代码FSBL下载到DDR中并且执行。FSBL会配置硬件比特流文件，加载CPU0可执行文件和CPU1可执行文件到DDR对应的链接地址，在这一阶段，所有代码在CPU0中执行，在执行CPU0程序的时候，把CPU1上将要执行的应用程序执行地址写入到OCM的0xFFFFFFF0地址，然后执行       SEV汇编指令，激活CPU1，CPU1激活后，将会到OCM的0xFFFFFFF0地址读取其数值，其数值就是CPU1执行可执行程序的地址，CPU1将从该地址执行。

2 双核运行的配置

2.1 建立工程的区别：

核0建立工程和以前一样，但是核1建立工程与以前不同，需要单独建立一个板级支持包bsp。建立CPU1的板级支持包步骤：

  1. 在SDK主界面主菜单下，选择File->New->Board Support Package；
  2. 出现“New Board Support Package Project”对话框，如图1所示；

图1 新建cpu1板级支持包

  1. 点击finish建立好支持包后，出现“Board Support Package Settings”对话框，在界面左侧窗口中，展开Overview，在展开项中，找到并展开drivers，找到ps_cortexa9_1，并选择它；
  2. 在右侧的Configuration for OS界面中，找到名字为extra_compiler_flags一行，将其对应的Value一列的值改为-g –DUSE_AMP_ = 1，如图2所示；

图2 板级开发包的属性设置

建立好板级开发包后，建立cpu1的sdk工程，该工程的配置与和0也有不同，就是在新建工程对话框的参数配置要与核0不同，其核心选择核心1，板级支持包选择刚刚建立的cpu1的板级支持包（proccessor：ps7_cortexa9_1；Borad Support Package：app_cpu1_bsp），建立好双核的应用工程和板级开发包后，进行软件的设计。

2.2 软件设计：

1，cpu0的软件，在fsbl启动cpu0程序后，其程序需要增加启动cpu1的流程代码；

2，cpu0和cpu1的软件需要有一片共享内存，该内存不能被cache化；

3，通过共享内存的分时访问，设计两个cpu的程序流程；

增加启动cpu1的代码如下：

#define sev()  __asm__("sev")

#define CPU1STARTADDR  0xFFFFFFF0

#define CPU1STARTMEM   0x10000000

void StartCpu1(void)

{

   Xil_Out32(CPU1STARTADDR,CPU1STARTMEM);

   dmb();

   sev();

}

禁用共享内存的代码：

#define COMM_VAL   (*(volatile unsigned long *)(0xffff0000))

    Xil_SetTlbAttributes(0xffff0000,0x14de2);

3 双核源码与测试

3.1 利用共享内存做通讯的例子：

Cpu0代码：

#include "stdio.h"

#include "xil_io.h"

#include "xil_mmu.h"

#include "xil_exception.h"

#include "xpseudo_asm.h"

#include "sleep.h"

 

#define COMM_VAL   (*(volatile unsigned long *)(0xffff0000))

#define sev()  __asm__("sev")

#define CPU1STARTADDR  0xFFFFFFF0

#define CPU1STARTMEM   0x10000000

void StartCpu1(void)

{

    Xil_Out32(CPU1STARTADDR,CPU1STARTMEM);

    dmb();

    sev();

}

int main(void)

{

    Xil_SetTlbAttributes(0xffff0000,0x14de2);

    StartCpu1();

    COMM_VAL = 0;

    while(1)

    {

        print("CPU0:hello world CPU0\r\n");

        sleep(2);

        COMM_VAL = 1;

        while(COMM_VAL == 1);

    }

    return 0;

}

Cpu1代码：

#include "stdio.h"

#include "xil_io.h"

#include "xil_mmu.h"

#include "xil_exception.h"

#include "xpseudo_asm.h"

#include "xparameters.h"

#include "sleep.h"

#define COMM_VAL   (*(volatile unsigned long *)(0xffff0000))

int main(void)

{

    Xil_SetTlbAttributes(0xffff0000,0x14de2);

    while(1)

    {

        while(COMM_VAL == 0);

        print("CPU1:hello world CPU1\r\n");

        sleep(2);

        COMM_VAL = 0;

    }

    return 0;

}

测试结果：

将上述程序生成boot.bin文件，然后下载到flash，启动后通过串口助手可以收到cpu0与cpu1的打印信息，每间隔两秒打印一次，如图3所示。

图3 程序测试

3.2 利用软件中断做通讯的例子：

该例子中，cpu0和cpu1都注册两个软件中断，将1号软件中断注册给cpu1，表示cpu0发送中断给cpu1，将2号软件中断注册给cpu0，表示cpu1发送中断给cpu0；然后在程序运行时，cpu0触发1号软件中断，此时cpu1正在运行主程序被该中断中断，进入中断服务函数，其处理完中断后触发2号软件中断，此时该中断会中断cpu0，进入中断服务函数，cpu0处理完中断后回到主函数，再触发1号软件中断，往复运行。

Cpu0代码：

/*

 * app_cpu0.c

 *

 *  Created on: 2019年3月27日

 *      Author: dz

 */

#include "xil_cache.h"

#include "xparameters.h"

#include "xil_mmu.h"

#include "xil_misc_psreset_api.h"

#include "xil_exception.h"

#include "xscugic.h"

#include "xuartps.h"

#include "stdio.h"

#include "sleep.h"

 

volatile u8 software_intr_received = 0;

#define CORE0_TO_CORE1_INTR_ID   0x01

#define CORE1_TO_CORE0_INTR_ID   0x02

void sys_intr_init(void);

void Setup_Intr_Exception(XScuGic * IntcInstancePtr);

void Scu_Intr_Init(XScuGic* IntancePtr,int Scu_Int_ID);

void Init_Software_Intr(XScuGic *GicInstancePtr, Xil_InterruptHandler IntrHanedler, u16 SoftwareIntrId, u8 CpuId);

void Gen_Software_Intr(XScuGic *GicInstancePtr, u16 SoftwareIntrId, u32 CpuId);

void Cpu0_Intr_Hanedler(void *Callback);

void Cpu1_Intr_Hanedler(void *Callback);

XScuGic ScuGic;

 

void delay(unsigned int count)

{

    int i = 0;

    for(i = 0;i < count;i++)

        ;

}

int main(void)

{

    sys_intr_init();

    xil_printf("cpu0 start!\r\n");

    while(1)

    {

 

        if(XPAR_CPU_ID == 0)

            Gen_Software_Intr(&ScuGic, CORE0_TO_CORE1_INTR_ID, XSCUGIC_SPI_CPU1_MASK);

//          Gen_Software_Intr(&ScuGic, CORE0_TO_CORE1_INTR_ID, XSCUGIC_SPI_CPU0_MASK);

        else

            Gen_Software_Intr(&ScuGic, CORE1_TO_CORE0_INTR_ID, XSCUGIC_SPI_CPU0_MASK);

        delay(200000000);

        if(1 == software_intr_received)

        {

            xil_printf("cpu0_main\r\n");

            software_intr_received = 0;

        }

    }

    return 0;

}

 

 

void sys_intr_init(void)

{

    Scu_Intr_Init(&ScuGic,XPAR_SCUGIC_SINGLE_DEVICE_ID);

//  if(XPAR_CPU_ID == 0)

        Init_Software_Intr(&ScuGic, Cpu0_Intr_Hanedler, CORE0_TO_CORE1_INTR_ID, 0);

//  else

        Init_Software_Intr(&ScuGic, Cpu1_Intr_Hanedler, CORE1_TO_CORE0_INTR_ID, 1);

    Setup_Intr_Exception(&ScuGic);

}

 

void Setup_Intr_Exception(XScuGic * IntcInstancePtr)

{

    //connect hardware interrupt

    Xil_ExceptionInit();

Xil_ExceptionRegisterHandler(XIL_EXCEPTION_ID_INT,(Xil_ExceptionHandler)XScuGic_InterruptHandler,(void *)IntcInstancePtr);

    //enable hardware interrupt

    Xil_ExceptionEnable();

}

 

void Scu_Intr_Init(XScuGic* IntancePtr,int Scu_Int_ID)

{

    XScuGic_Config *ScuConfigPtr;

    //find device

    ScuConfigPtr = XScuGic_LookupConfig(Scu_Int_ID);

    //config scuint

    XScuGic_CfgInitialize(IntancePtr, ScuConfigPtr,ScuConfigPtr->CpuBaseAddress);

}

 

void Cpu0_Intr_Hanedler(void *Callback)

{

    xil_printf("receive interrupt from core1!\r\n");

    software_intr_received = 1;

}

 

void Cpu1_Intr_Hanedler(void *Callback)

{

    xil_printf("receive interrupt from core0!\r\n");

    software_intr_received = 1;

}

 

void Init_Software_Intr(XScuGic *GicInstancePtr, Xil_InterruptHandler IntrHanedler, u16 SoftwareIntrId, u8 CpuId)

{

    int Status;

//  XScuGic_SetPriorityTriggerType(GicInstancePtr, SoftwareIntrId, 0xB0, 0x2);

    XScuGic_SetPriorityTriggerType(GicInstancePtr, SoftwareIntrId, 0xd0, 0x3);

    Status = XScuGic_Connect(GicInstancePtr, SoftwareIntrId,

                 (Xil_InterruptHandler)IntrHanedler, NULL);

    if (Status != XST_SUCCESS) {

        xil_printf("core%d: interrupt %d set fail!\r\n", XPAR_CPU_ID, SoftwareIntrId);

        return;

    }

    XScuGic_InterruptMaptoCpu(GicInstancePtr, CpuId, SoftwareIntrId); //map the the Software interrupt to target CPU

    XScuGic_Enable(GicInstancePtr, SoftwareIntrId);//enable the interrupt for the Software interrupt at GIC

 }

 

void Gen_Software_Intr(XScuGic *GicInstancePtr, u16 SoftwareIntrId, u32 CpuId)

{

    int Status;

    Status = XScuGic_SoftwareIntr(GicInstancePtr, SoftwareIntrId, CpuId);

    if (Status != XST_SUCCESS) {

        xil_printf("core%d: interrupt %d gen fail!\r\n", XPAR_CPU_ID, SoftwareIntrId);

        return;

    }

}

 

Cpu1代码：

/*

 * app_cpu0.c

 *

 *  Created on: 2019年3月27日

 *      Author: dz

 */

#include "xil_cache.h"

#include "xparameters.h"

#include "xil_mmu.h"

#include "xil_misc_psreset_api.h"

#include "xil_exception.h"

#include "xscugic.h"

#include "xuartps.h"

#include "stdio.h"

#include "sleep.h"

 

volatile u8 software_intr_received = 0;

#define CORE0_TO_CORE1_INTR_ID   0x01

#define CORE1_TO_CORE0_INTR_ID   0x02

void sys_intr_init(void);

void Setup_Intr_Exception(XScuGic * IntcInstancePtr);

void Scu_Intr_Init(XScuGic* IntancePtr,int Scu_Int_ID);

void Init_Software_Intr(XScuGic *GicInstancePtr, Xil_InterruptHandler IntrHanedler, u16 SoftwareIntrId, u8 CpuId);

void Gen_Software_Intr(XScuGic *GicInstancePtr, u16 SoftwareIntrId, u32 CpuId);

void Cpu0_Intr_Hanedler(void *Callback);

void Cpu1_Intr_Hanedler(void *Callback);

XScuGic ScuGic;

 

void delay(unsigned int count)

{

    int i = 0;

    for(i = 0;i < count;i++)

        ;

}

 

int main(void)

{

    sys_intr_init();

//  Gen_Software_Intr(&ScuGic, CORE1_TO_CORE0_INTR_ID, XSCUGIC_SPI_CPU1_MASK);

    xil_printf("cpu1 start!\r\n");

    while(1)

    {

        if(1 == software_intr_received)

        {

            software_intr_received = 0;

 

            if(XPAR_CPU_ID == 0)

                Gen_Software_Intr(&ScuGic, CORE0_TO_CORE1_INTR_ID, XSCUGIC_SPI_CPU1_MASK);

//              Gen_Software_Intr(&ScuGic, CORE0_TO_CORE1_INTR_ID, XSCUGIC_SPI_CPU0_MASK);

            else

                Gen_Software_Intr(&ScuGic, CORE1_TO_CORE0_INTR_ID, XSCUGIC_SPI_CPU0_MASK);

            delay(200000000);

            xil_printf("cpu1_main\r\n");

        }

    }

    return 0;

}

 

void sys_intr_init(void)

{

    Scu_Intr_Init(&ScuGic,XPAR_SCUGIC_SINGLE_DEVICE_ID);

//  if(XPAR_CPU_ID == 0)

        Init_Software_Intr(&ScuGic, Cpu0_Intr_Hanedler, CORE0_TO_CORE1_INTR_ID, 0);

//  else

        Init_Software_Intr(&ScuGic, Cpu1_Intr_Hanedler, CORE1_TO_CORE0_INTR_ID, 1);

    Setup_Intr_Exception(&ScuGic);

}

 

void Setup_Intr_Exception(XScuGic * IntcInstancePtr)

{

    //connect hardware interrupt

    Xil_ExceptionInit();

Xil_ExceptionRegisterHandler(XIL_EXCEPTION_ID_INT,(Xil_ExceptionHandler)XScuGic_InterruptHandler,(void *)IntcInstancePtr);

    //enable hardware interrupt

    Xil_ExceptionEnable();

}

 

void Scu_Intr_Init(XScuGic* IntancePtr,int Scu_Int_ID)

{

    XScuGic_Config *ScuConfigPtr;

    //find device

    ScuConfigPtr = XScuGic_LookupConfig(Scu_Int_ID);

    //config scuint

    XScuGic_CfgInitialize(IntancePtr, ScuConfigPtr,ScuConfigPtr->CpuBaseAddress);

}

 

void Cpu0_Intr_Hanedler(void *Callback)

{

    xil_printf("receive interrupt from core1!\r\n");

    software_intr_received = 1;

}

 

void Cpu1_Intr_Hanedler(void *Callback)

{

    xil_printf("receive interrupt from core0!\r\n");

    software_intr_received = 1;

}

 

void Init_Software_Intr(XScuGic *GicInstancePtr, Xil_InterruptHandler IntrHanedler, u16 SoftwareIntrId, u8 CpuId)

{

    int Status;

    XScuGic_SetPriorityTriggerType(GicInstancePtr, SoftwareIntrId, 0xB0, 0x2);

//  XScuGic_SetPriorityTriggerType(GicInstancePtr, SoftwareIntrId, 0xd0, 0x3);

    Status = XScuGic_Connect(GicInstancePtr, SoftwareIntrId,

                 (Xil_InterruptHandler)IntrHanedler, NULL);

    if (Status != XST_SUCCESS) {

        xil_printf("core%d: interrupt %d set fail!\r\n", XPAR_CPU_ID, SoftwareIntrId);

        return;

    }

    XScuGic_InterruptMaptoCpu(GicInstancePtr, CpuId, SoftwareIntrId); //map the the Software interrupt to target CPU

    XScuGic_Enable(GicInstancePtr, SoftwareIntrId);//enable the interrupt for the Software interrupt at GIC

 }

 

 

void Gen_Software_Intr(XScuGic *GicInstancePtr, u16 SoftwareIntrId, u32 CpuId)

{

    int Status;

    Status = XScuGic_SoftwareIntr(GicInstancePtr, SoftwareIntrId, CpuId);

    if (Status != XST_SUCCESS) {

        xil_printf("core%d: interrupt %d gen fail!\r\n", XPAR_CPU_ID, SoftwareIntrId);

        return;

    }

}

 

将上述程序生成boot.bin文件，然后下载到flash，启动后通过串口助手可以收到cpu0与cpu1的打印信息，每间隔两秒打印一次，如图4所示。

图4 测试结果

 


http://chatgpt.dhexx.cn/article/dA3ZbOoZ.shtml

相关文章

ZYNQ基本使用（4） 中断 -- 私有定时器中断

ZYNQ基本使用（4） 中断 -- 私有定时器中断

目录 中断 中断简介 私有、共享和软中断 通用中断控制器GIC 复位和时钟 模块图 CPU中断信号直通 功能说明 软件生成的中断 SGI CPU私有外设中断PPI 共享外围中断SPI 硬件系统 软件系统 私有定时器中断 函数API 参考 中断 中断简介 UG585 CH7 Interrupts 以下…
阅读更多...
Zynq-PS-SDK(4) 之 GIC 配置

Zynq-PS-SDK(4) 之 GIC 配置

目录 1、Configuration 2、GIC SDK Architecture 2.1、Structures 2.1.1、GIC interrupt vector table 2.1.2、GIC info 2.1.3、GIC 2.2、Functions 2.2.1、Basic 2.2.2、APIs 2.3、Configure flow 2.3.1、XScuGic_LookupConfig 2.3.2、XScuGic_CfgInitialize 2.3…
阅读更多...
Xilinx软件开发：FreeRTOS快速入门

Xilinx软件开发：FreeRTOS快速入门

目录 第一章. 测试环境和软件版本 第二章. 创建hello world 第三章. 创建FreeRTOS2 第四章. 增加两个任务 1. 增加任务 2. 增加计数 第五章. 发送增加延时 第六章. 接收增加消息判断 第七章. 创建两个生产者 第八章. 注意事项 1. …
阅读更多...
关于xilinx vitis 中的报错“fatal error: xil_printf.h: No such file or directory helloworld.c“问题解决

关于xilinx vitis 中的报错“fatal error: xil_printf.h: No such file or directory helloworld.c“问题解决

问题源&#xff1a;此问题是由于在VIVADO中使用了自动有AXI—IP造成的&#xff1b; 分析&#xff1a;在自定义了AXI-IP之后&#xff0c;会在自定义IP文件夹下生成“makefile”文件&#xff0c;该文件用于在vitis中生成对应文件的&#xff0c;所以需要修改你自定义IP的文件下的…
阅读更多...
Vivado2019.1 ZYNQ7020无Uart SDK调试打印调试信息xil_printf

Vivado2019.1 ZYNQ7020无Uart SDK调试打印调试信息xil_printf

Vivado2019.1 ZYNQ7020无Uart SDK调试打印调试信息xil_printf Vivado2019.1 ZYNQ7020无Uart SDK调试打印调试信息xil_printf 前提条件&#xff1a;步骤&#xff1a; ** Vivado2019.1 ZYNQ7020无Uart SDK调试打印调试信息xil_printf ** 前提条件&#xff1a; Vivado 2019.1已…
阅读更多...
ZYNQ开发中SDK输出串口选择以及打印函数print、printf、xil_printf的差别

ZYNQ开发中SDK输出串口选择以及打印函数print、printf、xil_printf的差别

ZYNQ开发系列——SDK输出串口选择以及打印函数print、printf、xil_printf的差别 前言两个串口到底是谁在打印&#xff1f;print 和 printf 和 xil_printf 前言 在最初的helloworld工程中&#xff0c;我们实现了通过串口每个1秒钟打印一次Hello World。 这里我们就来搞清楚以下…
阅读更多...
Xilinx SDK Xil_In 内存对齐

Xilinx SDK Xil_In 内存对齐

SDK 的"xil_io.h"中提供了对地址的直接读写操作 不过我在实践中发现，对于Xil_In32（），当偏移为1不断读取时，会出现不正确的值。 我当时是在某连续若干地址中写了 0x0000 00ff（假如基址是0xc000 0000吧），但是读取的时候 0xc000 0001 读取的值是 0x0000 00ff； …
阅读更多...
对Xil_Out32未定义的引用

对Xil_Out32未定义的引用

第一次在HLS中遇见一个官方库函数未定义问题&#xff0c;这就把解决方法记录下来。 在创建好工程&#xff0c;写完工程代码后&#xff0c;发现报错如下 ./src/led_controller_test_tut_4A.o&#xff1a;在函数‘main’中&#xff1a;/home/greedyhao/Projects/LearningAndWor…
阅读更多...
vivado sdk中xil_out函数对指定的BRAM地址写数据为什么会导致程序挂起？

vivado sdk中xil_out函数对指定的BRAM地址写数据为什么会导致程序挂起？

是有关zynq芯片的网口程序调试的&#xff0c;我在例程lwip_echo_server程序中加入了往指定的bram地址写数据的语句&#xff0c;想要实现PS到PL数据的交互&#xff0c;但是程序执行到xil_out这块直接就运行不下去了&#xff0c;也不会打印下面的东西 下面是BRAM地址在SDK中的声明…
阅读更多...
vivado 仿真报错：ERROR: [VRFC 10-2987] ‘xxxxx‘ is not compiled in library ‘xil_defaultlib‘

vivado 仿真报错：ERROR: [VRFC 10-2987] ‘xxxxx‘ is not compiled in library ‘xil_defaultlib‘

在Design Sources窗口下&#xff0c;选中报错的IP&#xff0c;比如除法器&#xff0c;右键&#xff1a; 选择第一个Autumatic Update and Compile Order即可。
阅读更多...
仿真出现[VRFC 10-2263] Analyzing Verilog fileinto library xil_defaultlib

仿真出现[VRFC 10-2263] Analyzing Verilog fileinto library xil_defaultlib

再Vivado导入quartus的.v文件出现如下情况&#xff0c;仿真例化时例化的模块都是问号。 让我们去仿真文件夹看看。 INFO: [VRFC 10-2263] Analyzing Verilog file "E:/FPGA/sdram0/sdram/sdram.srcs/sim_1/imports/tb_sdram_init/tb_sdram_init.v" into library xil…
阅读更多...
GF框架+XIL 项目整合

GF框架+XIL 项目整合

项目unity版本:2020.3.18f1 XIL版本&#xff1a;Commits on Oct 26, 2021 GameFramework版本&#xff1a;Commits on Sep 28, 2021 UnityGameFramework版本&#xff1a;Commits on Oct 28, 2021 StarForce版本&#xff1a;Commits on Aug 9, 2021 HFS版本&#xff1a;2.3 项目克…
阅读更多...
有关 MicroBlaze中xil_prinf/pirntf/print的一些问题

有关 MicroBlaze中xil_prinf/pirntf/print的一些问题

三个函数有什么区别 1.依赖的库文件不同 printf使用C标准库头文件stdio.h print/xil_printf使用xilinx定义的头文件xil_printf.h 2.能够输出的格式不同 print只能打印字符串,不可以带参数格式化输出&#xff0c;函数在print.c中定义 xil_printf可以带参量打印&#xff0c;但是不…
阅读更多...
只针对个人遇见卡在Xil_DataAbortHandle循环while的解决办法

只针对个人遇见卡在Xil_DataAbortHandle循环while的解决办法

只针对本人所遇见的情况&#xff1a; 部分代码&#xff1a;unique_ptr<SatNoSnr[]> SatNo_Snr_Read_main(new SatNoSnr[Wrtie_Num]);// SatNo_Snr_Read_mainflash->FlashRead_JuYan(Wrtie_Num); 当SatNoSnr结构体是129字节(sizeof是136字节)时&#xff0c;上面一…
阅读更多...
ZYNQ开发系列——SDK输出串口选择以及打印函数print、printf、xil_printf的差别

ZYNQ开发系列——SDK输出串口选择以及打印函数print、printf、xil_printf的差别

提示&#xff1a;文章写完后&#xff0c;目录可以自动生成&#xff0c;如何生成可参考右边的帮助文档 ZYNQ开发系列——SDK输出串口选择以及打印函数print、printf、xil_printf的差别 前言两个串口到底是谁在打印&#xff1f;print 和 printf 和 xil_printf 前言 在最初的hell…
阅读更多...
MBD开发模式下的XIL仿真测试

MBD开发模式下的XIL仿真测试

MBD开发模式下的XIL仿真测试 “想了解MBD模式下的MIL、SIL、PIL、HIL吗&#xff1f;”——虹科 汽车从一个发动机加上几个轮子的简单形态发展到如今机械与电子高度融合的复杂整体&#xff0c;经历了巨变。汽车电子控制单元的数量和复杂度也呈几何级数增加&#xff0c;给软硬件…
阅读更多...
SSM 三大框架原理、核心技术，运行流程讲解

SSM 三大框架原理、核心技术，运行流程讲解

作者:arrows 来源:https://www.cnblogs.com/arrows/p/10537733.html 一、Spring部分 1、 Spring的运行流程 第一步&#xff1a;加载配置文件ApplicationContext ac new ClassPathXmlApplicationContext(“beans.xml”); &#xff0c;ApplicationContext接口&#xff0c;它由…
阅读更多...
SSM框架介绍以及功能原理

SSM框架介绍以及功能原理

SSM是spingspringMVCmybatis集成的框架。 Spring框架概述 什么是Spring Spring是一个开源框架&#xff0c;Spring是于2003 年兴起的一个轻量级的Java 开发框架&#xff0c;由Rod Johnson 在其著作Expert One-On-One J2EE Development and Design中阐述的部分理念和原型衍生而来…
阅读更多...
ssm框架项目完整流程详解

ssm框架项目完整流程详解

springMVC项目完整流程详解 1.创建一个maven项目2.修改项目配置&#xff0c;添加tomcat&#xff0c;生成web.xml3.在pom.xml中引入需要用到的包并update project4.在resources下建立如下图所示结构&#xff0c;并创建springmvc-servlet.xml、spring-mybatis.xml、druid.propter…
阅读更多...
SSM三大框架工作流程与原理详解

SSM三大框架工作流程与原理详解

作者&#xff1a;网络笨猪 blog.csdn.net/lyfqyr/article/details/84552278 一、Spring部分 1、Spring的运行流程 第一步&#xff1a;加载配置文件ApplicationContext ac new ClassPathXmlApplicationContext("beans.xml");&#xff0c;ApplicationContext接口&…
阅读更多...
推荐文章

Copyright @ 2022~2023