JESD204B协议

在使用最新模数转换器（ADC）和数模转换器（DAC）设计系统时，我已知道了很多有关JESD204B接口标准的信息，这些器件使用该协议与FPGA通信。有一个没有深入讨论的主题就是解决ADC至FPGA 和FPGA 至DAC链路问题的协议部分，这两种链路本来就是相同的TX 至RX系统。作为一名应用工程师，所需要的就是了解其中的细微差别，这样才能充分利用JESD204B通过现有LVDS和CMOS接口提供的优势。

　　有了JESD204B，无需再：

　　● 使用数据接口时钟（嵌入在比特流中）

　　● 担心信道偏移（信道对齐可修复该问题）

　　● 使用大量I/O（高速串行解串器实现高吞吐量）

　　● 担心用于同步多种IC的复杂方法（子类1 和2）

　　我们来考虑一种由ADC 等数字源向FPGA发送数字数据的简单情况。在正确发送或接收数据之前，有几件事必须要做，如图1所示以及下文所说明的那样。

　　图 1  JESD204B 协议状态图

　　1. 代码组同步（CGS）- 不需要接口时钟，因此RX必须将其数位及字边界与TX串行输出对齐。RX 可向TX发送SYNC请求，让其通过所有信道发送一个已知的重复比特序列，本例中每字符每K 是K28.5。确切的字符比特序列可在标准中找到。RX 将移动每个信道上的比特数据，直到找到4个连续的K28.5字符为止。这时，它不仅将知道比特及字边界，而且已经实现了CGS。随后，它会取消对SYNC的断言，而TX和RX则都会进入下一个状态：初始信道对齐序列（ILAS）。

　　2. ILAS - JESD204B 协议的一个良好特性可实现通过RX模块中的一些FIFO/缓冲器吸收信道偏移。在实现CGS后，TX 可在每个信道上发送已知的字符帧集合，称为信道对齐序列（以每字符每R K28.0 开始，以每字符每A K28.3 结束）。收到对齐序列后，RX 会对数据进行FIFO缓冲，直到所有信道都收到完整的对齐序列。由于已经知道了整个序列，因此信道随后可重新对齐，这样每个信道上的任何信道偏移都可通过FIFO存储器吸收，而且，信道随后还可在相同的时间点、在RX 模块内释放该数据。这可缓解为串行解串器信道提供匹配布局的需求，因为信道偏移可通过FIFO存储器吸收。

　　3. 用户数据 - 在代码组同步及信道对齐后，就可正确接收用户数据。如果在该最后状态时用户数据无效，则需要重新启动本过程，RX 会发送一个SYNC请求重新开始该过程。

JESD204B接口

在我们的日常生活中，数据业务的需求越来越大，随之而来对于通信设施等的带宽要求越来越高。这就需要在一些设备中用到高速的数据采集和数据处理。JESD204正是这样一种用于高速数据采集的接口，目前主要用在ADC和FPGA之间的连接。

JESD204最初的版本在2006年4月发布，作为转换器和接收器间的串行数据链路。如图1所示，JESD204的结构非常简单，转换器和FPGA之间只有一线连接，其速率最高能够达到3.125Gbps。

 

图1  JESD204连接示意图

 

JESD204 的第二个版本于2008年4月发布，命名为JESD204A。该版本对原有标准进行了扩充（如图2所示），可以实现转换器和接收器间多条数据线传输。

 

图2  JESD204A连接示意图

 

2011年8月，JESD204的第三个版本发布，命名为JESD204B。这一版本在JESD204A的基础上进行了进一步的优化（如图3所示）。JESD204B的时钟不再采用Frame时钟，而是采用设备时钟，使得数据率最高能达到12.5Gbps。

 

图3  JESD204B连接示意图

 

相比以往传统的接口（如CMOS、LVDS等），JESD204B所带来的好处主要有四点：第一，简化系统设计。使用传统的接口时，如果ADC的通道数很多，ADC与FPGA之间的布线将是非常密集的，且需要各通道的布线长度相同——这一点实现相对麻烦——否则将可能使数据质量变差。用JESD204B则可以大大简化ADC与FPGA之间的布线。第二，减少管脚数目。和传统的接口相比，JESD204B能大幅减少管脚数目，从而降低布板的成本，具体管脚数对比可参见下表。

 

第三，由于布线更简单、管脚数更小，因此，使用JESD204B将会使得封装更小、更简单。第四，JESD204B的数据率优势将带来大带宽。如下所示的表格是LVDS和JESD204各版本在数据率等方面的对比。

 

目前，JESD204B主要用于转换器和FPGA之间的连接。此前转换器与FPGA之间常见的是LVDS等传统的接口，对于未来JESD204B是否会快速取代LVDS等传统的接口，ADI公司华中区销售经理张靖表示，JESD204B短时间内LVDS和JESD204B还将共存。时下，JESD204B已经出现的主要应用场合包括：3G/4G无线基站等有着高带宽要求的应用；雷达、无线电通信；医疗影像等。针对这些应用，ADI公司推出了一系列相关的JESD20B接口标准的产品。

AD9250是ADI公司推出的一款提供JESD204B输出的14位、250 Msps、1.8V、双通道ADC产品。该产品具有良好的宽带性能，低功耗，可以轻松与FPGA连接。

 

图4  AD9250结构框图

 

ADI公司还推出了AD6673器件，该产品是一款80 MHz带宽双通道IF接收器，无需出口授权许可，可在中国市场出售。AD6673的主要优势在于其较小的尺寸，同时减少输出引脚数，所需FPGA I/O也更少。

 

图5  AD6673结构框图