此部分，有参考他人帖子的内容，加上自己的理解，感恩原作者

 

1、 AXI（Advanced eXtensible Interface）协议主要描述了主设备（Master）和从设备（Slave）之间的数据传输方式，主设备和从设备之间通过握手信号建立连接。当主设备的数据准备好时，会发出和维持VALID信号，表示数据有效；当从设备准备好接收数据时，会发出READY信号。数据只有在这两个信号都有效时才开始传输。

 

2、 AXI协议（又称AXI4.0），包括3种接口标准：AXI4、AXI-Stream、AXI-lite。

AXI4：适用于要求数据高速传输的场合。

AXI-Stream：如FIFO，数据传输不需要地址，而是主从设备间直接进行数据的读写，主要用于高速数据传输的场合，如视频、高速AD等。

AXI-lite：AXI4-Lite接口是AXI4接口的子集，专用于和元件内的控制寄存器进行通信。AXI4用于单个数据传输，主要用于访问一些低速外设。

3、 AXI接口具有5个独立通道：WriteAddress通道、Write Data通道、Write Response通道、Read Address通道、Read Address通道、Read Data通道。

4、 读/写通道并行地进行数据交互，明显提高了数据吞吐量，对写数据，从设备会返回确认信号，这样可以保证写数据通道的安全，读/写模型分别如图1-1、图1-2。

 

 

读模型：主设备发送读地址占用信号给从设备→从设备将数据写入主设备，实现读操作。

写模型：主设备发送写地址占用信号给从设备→主设备将数据写入从设备→从设备回复确认收到信号，实现写操作。

5） AXI协议严格来讲是一个点对点的主/从接口协议，当多个外设需要互相交互数据时，我们需要加入一个AXI Interconnect模块，也就是AXI互联矩阵，AXI Interconnect的作用是将一个或多个AXI主设备连接到一个或多个AXI 从设备。

6） AXI Interconnect IP核最多支持16个主设备和16个从设备，如果需要更多的接口可以在设计中加入多个IP核。

7） ZYNQ中的AXI接口包含三个类型，共9个，主要用于PS与PL的互联。

（1）AXI_HP接口（PL模块作为主设备）

包括4个，主要用于PL访问PS上的存储器。每个接口都有两个FIFO缓冲器，一个是读缓冲，一个是写缓冲。

【实例：设计视频处理时，高清的图像可由FPGA直接完成采集、预处理，然后通过AXI_HP接口将数据高速传输至DDR中，供APU（加速处理器）完成进一步的图像处理】

（2）AXI_ACP接口（PS端是从设备端）

只有1个，又叫加速器一致性端口，适合做专用指令加速器模块接口。PL端可直接从PS部分的Cache中拿到CPU的计算结果，同时也可以第一时间将逻辑加速运算的结果送至Cache中，延时很小。

（3）AXI_GP接口（PS端是从设备端）

通用AXI接口，总共有4个。可用于控制电机运转，获取传感器信号等逻辑模块的连接接口。