【AXI】解读AXI协议的低功耗设计

article/2025/10/18 4:43:10
芯片设计验证社区·芯片爱好者聚集地·硬件相关讨论社区·数字verifier星球
四社区联合力荐!近500篇数字IC精品文章收录
【数字IC精品文章收录】学习路线·基础知识·总线·脚本语言·芯片求职·EDA工具·低功耗设计Verilog·STA·设计·验证·FPGA·架构·AMBA·书籍

在这里插入图片描述

解读AXI协议的低功耗设计接口

    • 一、写在前面
    • 二、解读AXI协议的低功耗设计接口
      • 2.1 AXI低功耗设计导论
      • 2.2 AXI低功耗信号列表
        • 2.2.1 信号列表
        • 2.2.2 CACTIVE信号要求
        • 2.2.3 HANDSHAKE信号要求
      • 2.3 时序状态分析
        • 2.3.1 低功耗请求被接受(时序正确)
        • 2.3.2 低功耗请求被拒绝(时序错误)
        • 2.3.3 “退出低功耗状态”(时钟控制模块控制)
        • 2.3.4 “退出低功耗状态”(从设备控制)
        • 2.3.5 总结:由正常状态进入低功耗状态
        • 2.3.6 总结:从低功耗状态进入正常状态
    • 三、其他数字IC基础协议解读
      • 3.1 UART协议
      • 3.2 SPI协议
      • 3.3 I2C协议
      • 3.4 AXI协议

一、写在前面

AXI协议相较于UART,SPI,I2C来说,无论是内容还是难度都上了一个层级,放在一篇文章中进行解读未免篇幅过长,因此,有关AXI一些共性的、通用的问题,作者单独以前缀为【AXI】的标题进行小范围的串联,最终再汇总为深入浅出解读AXI协议,与从零开始的Verilog AXI协议设计,此为作者所思所考的推进顺序,单看【AXI】的每一篇,可能很多读者未免感到有些管中窥豹的疑惑,但若等作者更完此专栏再行观看,从头到尾进行阅读,应该就会有有茅塞顿开的收获与领悟。

二、解读AXI协议的低功耗设计接口

2.1 AXI低功耗设计导论

首先,我们需要强调的是,AXI的低功耗接口是一组可选项,即:存在与不存在本节讨论的端口,都不影响AXI协议的正常运转,其次,从high level去看,AXI slave可以分为正常工作状态低功耗工作状态,如何从正常态进入到低功耗态从低功耗态进入到正常态,就是我们在这节想要讨论的核心内容。最终,什么情况下,我们说slave进入低功耗状态了呢?类比低功耗设计中的门控时钟,当clk信号关闭时,即代表着AXI控制的slave进入了低功耗状态

2.2 AXI低功耗信号列表

笼统来讲,排除掉clk信号外,我们需要以下两种,合计三个信号,来满足AXI协议的低功耗需求

  • 第一种信号:指示从设备是否进入了低功耗状态的信号(或者说时钟信号是使能的还是未使能的),这个信号来自从设备。
  • 第二种信号:是两个握手信号来指示低功耗进入请求和应答,这个信号连接时钟控制系统从设备

2.2.1 信号列表

AXI4信号列表解释
CLK时钟信号
CSYSREQ握手信号中的请求信号
CSYSACK握手信号中的承认信号
CACTIVEclk使能或未使能指示信号

2.2.2 CACTIVE信号要求

CACTIVE是指示外设是否需要时钟的信号。方向由从设备时钟控制系统,当需要启用时,电平为高,意味着系统时钟控制器须启用时钟不需要时电平为低,以表明它不需要时钟。系统时钟控制器就需要禁用时钟了。通过CACTIVE这个信号,从设备可以自由自主的申请是否进入低功耗状态

2.2.3 HANDSHAKE信号要求

在这里插入图片描述
正常工作状态下,CSYSREQ和CSYSACK都是高电平(默认态)
从T1到T2
slave进入低功耗状态 ,CSYSREQ信号拉低,使CSYSACK信号也拉低
从T3到T4
slave脱离低功耗状态 ,CSYSREQ信号拉高,使CSYSACK信号也拉高

2.3 时序状态分析

2.3.1 低功耗请求被接受(时序正确)

在这里插入图片描述
钟控模块到slave的CSYSREQ拉低。slave给出响应,使CACTIVE拉低,再拉低CSYSACK,接收到CSYSACK后停止CLK翻转信号的进入。

2.3.2 低功耗请求被拒绝(时序错误)

在这里插入图片描述
钟控模块到slave的CSYSREQ拉低,slave未给出响应,CACTIVE一直还是高,不过遵循握手信号之间的关系拉低CSYSACK,到此,低功耗进入的请求被拒绝。再之后,CSYREQ会自动拉高,最终使CSYSACK也拉高,至此为完整的低功耗请求被拒绝的时序

2.3.3 “退出低功耗状态”(时钟控制模块控制)

在这里插入图片描述
REQ的拉高,经过CACTIVE的反馈后,使CSYSACK也拉高,完成退出低功耗的操作,类似上文,不多赘述。

2.3.4 “退出低功耗状态”(从设备控制)

在这里插入图片描述
CACTIVE主动拉高,时钟控制模块接收到信号,CSYSREQ拉高,从设备接收后再使CSYSACK拉高,完成退出。

2.3.5 总结:由正常状态进入低功耗状态

在这里插入图片描述

2.3.6 总结:从低功耗状态进入正常状态

在这里插入图片描述

三、其他数字IC基础协议解读

3.1 UART协议

  • 【数字IC】深入浅出理解UART
  • 【数字IC】从零开始的Verilog UART设计

3.2 SPI协议

  • 【数字IC】深入浅出理解SPI协议
  • 【数字IC】从零开始的Verilog SPI设计

3.3 I2C协议

  • 【数字IC】深入浅出理解I2C协议

3.4 AXI协议

  • 【AXI】解读AXI协议双向握手机制的原理
  • 【AXI】解读AXI协议中的burst突发传输机制
  • 【AXI】解读AXI协议事务属性(Transaction Attributes)
  • 【AXI】解读AXI协议乱序机制
  • 【AXI】解读AXI协议原子化访问
  • 【AXI】解读AXI协议的额外信号
  • 【AXI】解读AXI协议的低功耗设计
  • 【数字IC】深入浅出理解AXI协议
  • 【数字IC】深入浅出理解AXI-lite协议

http://chatgpt.dhexx.cn/article/USjvJog4.shtml

相关文章

AXI总线协议

0.绪论 AXI(Advanced eXtensible Interface)是一种总线协议,该协议是ARM公司提出的AMBA3.0中最重要的部分,是一种面向高性能、高带宽、低延迟的片内总线。AMBA4.0将其修改升级为AXI4.0。 AMBA4.0 包括AXI4.0、AXI4.0-lite、ACE4.0、AXI4.0-stream。 AXI4.0-lite是AXI的简化…

AXI总线学习------从零开始详细学-----------连载(2)axi protocol 通道分类

AXI总线学习连载(2) 鲁迅曾经说过: 学硬件,不是学哪里查哪里,有一些东西是必须系统的学的,不管是嵌入式还是FPGA,硬件学习的积累一定要是系统的。 我也曾经说过: 英文手册非常重要&#xff0c…

【AXI】解读AXI协议中的burst突发传输机制

芯片设计验证社区芯片爱好者聚集地硬件相关讨论社区数字verifier星球四社区联合力荐!近500篇数字IC精品文章收录!【数字IC精品文章收录】学习路线基础知识总线脚本语言芯片求职EDA工具低功耗设计VerilogSTA设计验证FPGA架构AMBA书籍 解读AXI协议中的burs…

【AXI】解读AXI协议事务属性(Transaction Attributes)

芯片设计验证社区芯片爱好者聚集地硬件相关讨论社区数字verifier星球四社区联合力荐!近500篇数字IC精品文章收录!【数字IC精品文章收录】学习路线基础知识总线脚本语言芯片求职EDA工具低功耗设计VerilogSTA设计验证FPGA架构AMBA书籍 解读AXI协议事务属性…

AXI总线知多少?

关注、星标公众号,精彩内容每日送达 来源:数字ICer 前言 本文针对秋招面试高频问题: AXI总线进行总结; 1.简介 AXI是个什么东西呢,它其实不属于Zynq,不属于Xilinx,而是属于ARM。它是ARM最新的总线接口&…

AXI学习

提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档 一、AXI中关于非对齐问题理解 AXI 协议支持地址非对齐的传输,允许突发传输的首字节地址,即起始地址与突发传输位宽不对齐。举个例子,总线位…

AXI 中文

AXI总线协议资料整理 第一部分: 1、AXI简介:AXI(AdvancedeXtensible Interface)是一种总线协议,该协议是ARM公司提出的AMBA(AdvancedMicrocontroller Bus Architecture)3.0协议中最重要的部分&a…

AXI协议

文章目录 前言一、通道信号二、AXI 握手机制三、读写Timing3.1 写数据3.2 读数据 四、通道间的依赖关系4.1 写地址通道( AW )4.2 写数据通道( W )4.2 写响应通道( B )4.3 读数据( R ) 五、信号详细解释5.1 ACLK和ARESETn5.2 Burst…

AXI 总线详解

综述 本文我们详解AXI,在ZYNQ中有支持三种AXI总线,拥有三种AXI接口,当然用的都是AXI协议。其中三种AXI总线分别为: AXI4:(For high-performance memory-mapped requirements.)主要面向高性能地…

AXI总线概述

AXI(Advanced eXtensible Interface)是一种总线协议,该协议是ARM公司提出的AMBA3.0中最重要的部分,是一种面向高性能、高带宽、低延迟的片内总线。AMBA4.0将其修改升级为AXI4.0。 AMBA4.0 包括AXI4.0、AXI4.0-lite、ACE4.0、AXI4.…

AXI协议学习笔记~~

AXI总线简介 ​  AXI属于AMBA(The ARM Advanced Microcontroller Bus Architecture)家族的一员,AXI协议在AMBA3.0版本中开始出现,并在后续的AMBA4.0,AMBA5.0中持续更新,对应为 AXI3,AXI4,AXI5。 ​   …

AXI 系列 之 AXI概述

目录 AXI简介 AMBA总线的演进图 AXI overriew AXI读写通道 AXI读取传输 事务 AXI 写入传输事务 AXI 概念解读 burst传输 FIXED模式下传输首地址后就可以不停传输数据吗? 突发传输不能跨4KB边界? 非对齐传输 复位期间对接口有如下要求&#xf…

AXI接口协议学习总结

AXI接口协议学习总结 下面将AXI接口协议学到的相关内容整理如下 一、AXI接口协议定义 AXI是Advanced eXtensible Interface的缩写,译为高级可扩展接口协议,是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)高级…

【AXI】解读AXI协议双向握手机制的原理

解读AXI协议双向握手机制的原理 一、写在前面二、AXI 双向握手机制简介2.1 信号列表2.2 双向握手目的2.3 握手过程2.3.1 CASE1(READY信号先于VALID信号改变)2.3.2 CASE2(READY信号与VALID信号同时改变)2.3.3 CASE3(REA…

带你快速入门AXI4总线--AXI4-Full篇(1)----AXI4-Full总线

写在前面 AXI4系列链接:带你快速入门AXI4总线--汇总篇(直达链接) 1、什么是AXI4-Full? AXI 表示 Advanced eXtensible Interface(高级可扩展接口),它是由 Arm 定义的接口协议,包含在…

通信协议(AXI)

一、AXI简介 SoC片上总线尚处于发展阶段,不像微机总线那样成熟,目前还没有统一的标准,因此各大厂商和组织纷纷推出自己的标准,以便在未来的SoC片上总线标准中占有一席之地。ARM公司就在1995年推出了自己的总线——AMBA&#xff0…

AXI协议详解

AXI协议详解 Created: July 11 Tags: ARM amba_axi_protocol_spec.pdf AMBA_axi.pdf AXI基础简介 AXI总共分为5个通道,写地址,写数据,写应答,读地址,读数据(读应答在读数据中体现) 特点&a…

AXI协议规范超详细中文总结版

AXI协议规范中文翻译版 来源:https://github.com/lizhirui/AXI_spec_chinese 综述 本文参考分析整理总结了AMBA AXI and ACE Protocol Specification文档的AXI总线协议规范部分,错误之处欢迎指出。 AMBA AXI协议支持高性能高频的系统设计,该协…

虞美人·寄公度

我在阳台上抽烟,我抽了一半,风抽了一半,我没有和风计较,可能风也有烦恼凭栏倚,吞云烟。半入清风、半入喉,清风也染人间愁生活除了眼前的苟且,还要有诗和远…

柳永8首绝美词句

他是白衣卿相,是才子词人。 他有傲人的才华,却仕途失意。 他眠花宿柳,写下流传千古的词章。 他是才子柳永。 今天,给大家介绍他的8首词,体会柳永的人生起伏。 1、《雨霖铃 寒蝉凄切》 寒蝉凄切,对长亭晚…