操作符优先级表

Verilog中的大小(size)与符号
Verilog根据表达式中变量的长度对表达式的值自动地进行调整；
Verilog自动截断或扩展赋值语句中右边的值以适应左边变量的长度；
当一个负数赋值给无符号变量如reg时，Verilog自动完成二进制补码计算；
算术运算符
加（+）、减（-）、乘（×）、除（÷）和模（%）；
注意integer和reg类型在算术运算时的差别：integer是有符号数，而reg是无符号数；
将负数赋值给reg或其它无符号变量使用2的补码算术；如果操作数的某一位是x或z，则结果为x；在整数除法中，余数舍弃；模运算中使用第一个操作数的符号；
按位操作符
~ 非（not）
& 与（and）
| 或（or）
^ 异或（xor）
~^ 同或（xnor）
^~ 同或（xnor）
当