MCP是什么？

MCP，即Multi-Chip-Package简称，中文意思是多制层封装芯片，即记忆体NOR Flash、NAND Flash、Low Power SRAM及Pseudo SRAM等堆叠封装成一颗的多晶片。其主要应用领域为手机等手持智能终端设备，优点在于体积小、成本低，能适应各种手持设备节省空间的原则，同时比独立的芯片组合价格更加低廉。

对于其他的电子产品，应该常见于单独的芯片设计；手机主要是PCB面积太小了，无法使用单独的芯片组和。

MCP技术发展的关键在于封装厚度的控制及测试的问题。一般来说，MCP所堆叠的记忆体晶片数量愈多，它的厚度也将随之增加，所以在整个设计过程中需控制晶片的厚度以减少晶片堆叠的空间。

三星官网描述：

MCP的结构

上半部分讲到了MCP的组成是Flash+SDRAM的结构，则此处在下图中可以看到基本的结构如下所示：

这种组合就是减少芯片的数量，减少了PCB的占用面积，特别适合手机等电子产品使用。（至于eMMC和UFS是什么，可以看之前我的部分博客）

NAND Based MCP
eMMC-Based eMCP
NOR-Based MCP
UFS-Based MCP (uMCP)

详细的介绍

所谓的封装堆叠就如图所示，两个芯片封装在一起，那可能是平面放置，也可能是立体放置，如果是立体放置，则就是所谓的POP。

除此之外呢，芯片只是堆叠方式发生了变化，具体的接口并没有改变，DDR有什么接口，UFS有什么接口，那这个MCP他就是有的，可以说只是外形发生了变化。

具体的厂商及搭配

目前常见的eMMC+DDR和UFS+DDR的产品搭配，目前主流是三星和海力士，两个大头在做，在官网上也可以到找相关的具体信息。
如下是海力士的介绍信息：

三星的前面有提到，具体可以自行查找。

这块涉及到的原理图设计部分，因为我在官网上没找到规格书，但我工作有用到，但是因为涉及保密，所以就不放上来了。

这块是通用的技术及原理，所以。在之前单独设计DDR+eMMC电路中是怎么走线的，等长及阻抗控制的原理，在这块继续遵守就好了。

如下面是实际的BGA焊盘；

可以看到上下芯片的引脚分开的，其实就是涉及到的DDR+Flash的单独走线PIN。

参考

https://product.skhynix.com/solutions/application/mobile/mobile.go

https://www.longsys.com/embedded-storage/emcp-emcp.asp

https://www.kingston.com.cn/en/embedded/emcp-embedded-flash

https://www.samsung.com/semiconductor/mcp/

注：文章仅作只是交流学习，资源来自互联网。