①数制转换

D：十进制
B：二进制
H：十六进制
二进制→十六进制
整数部分从右往左，小数部分从左往右。
四个二进制数看作一个十六进制数，不足的补零。
十六进制→二进制同理。
十进制→二进制
方法一：短除法
除二倒取整，乘二正取余
方法二：拆分法（二进制减法）

十进制数转换为R进制数
将十进制数转换为任意的R进制数， 需要将整数部分和小数部分分开转换， 然后将转换后的两部分结果拼接在一起。 　
整数部分转换时通常采用除R取余法， 也就是将十进制数的整数部分除以R， 余数即为转换后R进制数整数部分的最低位， 然后将商继续除R取余， 直至商为0， 逐次得到的余数就是转换后R进制数整数部分从低到高的各个位数。
小数部分的转换通常采用乘R取整法， 也就是将十进制数的小数部分乘以R， 乘积的整数位就是转换后R进制数小数部分的最高位， 然后将乘积的小数部分继续乘R取整， 直至小数部分为0或满足精度要求， 逐次得到的乘积整数位就是转换后R进制数小数部分从高到低的各个数位。

②码制转换

BCD码

每位十进制数用四位8421BCD码表示，位置不变。

有权BCD码

8421BCD码
5421BCD码
2421BCD码

无权BCD码

余三码：每个8421BCD码基础上加3。

ASCII码

在每个由十进制转换成的四位8421BCD码前面加上011。

循环码（格雷码）

循环码，是一种无权码。
特点 ：任意两个相邻码之间只有一位不同。

奇偶校验码

奇校验
奇校验就是在信息位之前或之后增加1位校验位， 使得校验位与信息位一起构成的码字中所含1的个数为奇数。
偶校验
偶校验码则是通过增加1位校验位， 使码字中所含1的个数为偶数。
下表给出了一些4位信息码的奇偶校验码示例， 这里约定校验位为码字的高位。

原码，反码，补码

二进制数的正、负号也是用0/1表示的。
在定点运算中，最高位为符号位（0为正，1为负）。
正数的原码、反码、补码相同。
负数的反码＝符号位不变，其余各位取反。
负数的补码＝反码＋1。

③逻辑运算及逻辑门

逻辑代数是按一定逻辑关系进行运算的代数。 与普通代数一样， 逻辑代数是变量、 常量和一些运算符组成的代数系统。
与普通代数不同：
　(1) 逻辑代数中的变量只有0、 1两种取值。 这两种取值不代表数的大小， 而表示两种不同的状态， 如命题的真假、 电平的高低、 开关的通断、 脉冲的有无等。
　(2) 逻辑代数只有与、 或、 非三种基本运算。 逻辑代数中，变量也称为逻辑变量，通常用字母A、 B、 C……表示。 由逻辑变量、逻辑常量(0或1）、逻辑运算符按一定规则组成的表达式称为逻辑表达式。
描述逻辑函数各个变量取值组合和函数值对应关系的表格叫真值表。

与非

或非

与或非

异或

从异或运算真值表可以看出， 其运算的典型特点是： 输入变量**“相异”为1， “相同”为0**， 这也是“异或”运算名称的含义。

同或(异或非)

从真值表可以看出，同或运算的典型特点是：输入变量**“相同”为1，“相异”为0**。

逻辑函数

逻辑函数的概念

一个逻辑表达式可对应于一个逻辑函数。 逻辑函数反映构成表达式的逻辑变量(自变量)与逻辑函数值(因变量)之间的逻辑关系。
逻辑函数可以用逻辑门电路实现。
因此，逻辑电路图也可以看作是逻辑函数的一种表现形式。
逻辑函数还可以用真值表表示。 真值表就是以表格的形式列出逻辑函数自变量的所有取值组合以及每种取值对应的函数值。 由于逻辑函数的逻辑变量只有0、 1两种取值， 因此, 对有n个输入变量的逻辑函数， 其取值组合共有2^n种。 真值表穷尽了输入变量所有可能的取值， 因此能够唯一地表示逻辑函数。

由真值表写函数表达式

将每一种使函数值为1的输入变量取值组合用逻辑与(相乘)的形式表示， 如果变量取值为1， 则用原变量表示， 否则用反变量表示； 再将表示出的逻辑与进行逻辑或(相加)， 即可得到F的“与-或”表达式。

逻辑函数的相等

设有两个具有相同变量的逻辑函数
　　　　　　F=f(A1， A2， …， An)
　　　　　　G=g(A1，A2， …， An)　　
若对于A1， A2， …， An的每一种取值组合， F和G都有相同的函数值， 则称F和G是相等的， 记作F=G。
显然， 若两函数相等， 则必然有相同的真值表； 所以， 若两函数的真值表相同， 则它们必然相等。 因此， 要证明两函数相等， 可以列出它们的真值表， 如果完全相同， 则两函数相等。

逻辑函数的基本形式

基本形式：标准与-或式、 标准或-与式
标准与—或式→与非-与非表达式：对每一个乘积项取两次非。
几种常用的表达式形式包括： 与-或式、 或-与式、 与非-与非式、 或非-或非式、 与或非式等。
例如：

1. 最小项　
   　构成逻辑函数的乘积项中， 若每个输入变量都以原变量或反变量的形式出现， 且仅出现一次， 这些乘积项就称为最小项， 或称为标准积。
   　在最小项中， 每个变量只能有原变量或反变量两种表现形式， 因此， 对n个输入变量， 可以构成的最小项最多有2^n个。
   　性质
   
   标准与-或式也称为标准积之和式， 就是将逻辑函数表示成最小项之和的形式。
   　　例如：
   其中，∑m表示最小项的和， 括号中的数字就是最小项的编号。
   　　 将一个非标准的与-或式转化为标准与-或式，可以采用配项的方法补齐乘积项中没有包含的输入变量。

逻辑代数的基本定律、公式和规则

基本定律

交换律

结合律

分配律

反演律

三变量异或运算满足结合律
规律：奇数个为1时最后结果为1。

三变量同或和异或真值表相同。

三个规则

代入规则

任何一个含有变量X的等式， 在出现X的所有地方都代之以一个逻辑函数T， 则等式仍然成立， 这一规则称为代入规则。
例如

反演规则

两个原则：
（1）保持原来运算的优先级，即先进行与运算，后进行或运算，并注意优先考虑括号内的运算。
（2）对于非变量以外的非号保留不变。
例如：

对偶规则

对任一个逻辑函数F， 如果将其表达式中的0改为1， 1改为0， （+）改为（·）， （·）改为（+）， 则可得到该逻辑函数的对偶式， 记为F*。
　　若有等式F=G， 且F和G分别是逻辑函数F和G的对偶式， 则F*=G*。 这一规则称为对偶规则。
　　同样需要注意的是， 在运用对偶规则求逻辑函数的对偶式时， 也必须保持原有的运算顺序不变。 与运用反演规则求逻辑函数的反函数不同的是， 求对偶式时， 不能将原变量改为反变量， 也不能将反变量改为原变量。

四个常用公式

(1)　A+AB=A
证明 A+AB=A(1+B) (依据分配律)
　　　　　=A·1
　　 　　 =A
这一公式也称为吸收律， 其特点是， 如果一个乘积项(AB)完全包含了另一个乘积项(A)， 则包含乘积项(AB)是多余的。

逻辑门电路

组合逻辑电路也是时序逻辑电路的组成部分

逻辑功能上的特点

电路在任何时刻的输出状态只取决于该时刻的输入状态， 而与电路原来的状态无关。 （因为没有记忆性元件）

电路构成上的基本特征

(1) 电路由逻辑门电路组成。
(2) 输出、 输入之间没有反馈延迟电路。
(3) 不包含记忆性元件。 （触发器）

组合逻辑电路的分析过程

　　(1) 根据给定逻辑电路图， 从电路的输入端开始逐级分析， 写出输出端的逻辑函数表达式。
　　(2) 对写出的输出逻辑函数进行化简。
　　(3) 列出真值表。
　　(4) 分析真值表， 确定电路的逻辑功能。

组合逻辑电路的设计过程

（1） 确定输入变量、 输出变量及其逻辑状态的含义， 找到输出与输入之间的因果关系。
(2) 列出真值表。在上一步的基础上， 分析在每一种确定输入组合下对应输出的取值。
(3) 写出输出的逻辑表达式。
(4) 化简或变换成适当的逻辑形式。 化简和变换的形式应根据所选门电路而定。
(5）画出逻辑电路图。

全加器

加法器是进行算术运算的基本单元电路。

1位全加器

1位全加器是实现两个1位二进制数加法运算的电路， 是构成算术运算电路的基本单元。 全加的含义是在计算时考虑来自低位的进位信号。 还有一种半加器， 它只对本位的数据进行运算， 而不考虑低位的进位信号。
74LS283：四位补码运算；K=0补码加法，K=1补码减法

编码器

8线-3线编码器
74LS148优先编码器
ST杠：输入使能控制端，只有低电平有效时，芯片才工作。
YEX杠：输出使能控制端
YS：为1正常工作，拓展段

译码器

3线-8线译码器
74LS138
7段译码器74LS48 显示屏

数值比较器

数据选择器

74LS153双四选一数据选择器
74LS151互补输出八选一数据选择器

奇偶检测电路

R-S触发器

与非门构成的基本R-S触发器

禁止状态：Q和Q杠都等于1.
当出现RD杠、SD杠同时从0变化到1的情况时， 由于两个与非门的延迟时间不同，触发器的新状态不能预先确定。

或非门构成的基本R-S触发器

禁止状态：Q和Q杠都等于0.

钟控R-S触发器

防止频繁翻转有毛刺

当CP＝0时，Q保持不变

当CP=1时：

D触发器

钟控D触发器

CP=0时，保持不变
CP=1时：

边沿D触发器(维持阻塞D触发器)

D触发器在时钟信号CP作用期间仍然存在“空翻”现象， 因此要求D在时钟信号有效期间(如高电平)不能发生变化。 为了解决“空翻”问题， 在工程中往往采用维持阻塞触发器， 这种触发器仅在时钟信号的上升沿和下降沿时刻才接受输入控制， 实现状态转换。

我们可以得到结论：维持阻塞D触发器在CP上升沿到达前， 建立输入信号D， 在CP上升沿到达时， 接收输入改变触发器的状态； CP上升沿过后， D信号不起作用， 即使D发生改变， 触发器状态也不变， 而保持上升沿到达时的D信号状态。 因此， 维持阻塞D触发器是正边沿触发器。
R杠：使能控制信号，异步清零端
S杠异步置一端

JK触发器

钟控JK触发器

CP=1时：

主从JK触发器

钟控T触发器

T=J=K的触发器