Speed2000在导入PCB设计文件后，把PCB文件转换为SPD文件，转换成SPD文件之后，我们需要通过CC确认是否有短路等问题，如下图，可以在tool--》options--》edit options--》error checking 中找到这个窗口。
在确认完之后output文件中，我们经常会看到Node Placement 或者 Via Placement 等相关的warning。这些warning是如何产生的呢？我们又该如何处理这些warning？
Placement warning 是如何产生的？
摘录参考文档上的表述如下：
- via 至少会有上下两个node用于衍生，如果内层还有连接的话，那会有更多的node
- 如果任一via 的node 与shape的连接关系是1的话，则该节点在数值离散化期间不能跨越形状边界。
- 如果节点不跨越边界点就不能捕捉到mesh点的话，就会报出via placement error
对于Snap mesh 点的解释如下：
按规则node 会被snape 到离它最近的mesh 节点，一个节点周围有4个mesh节点，如果这个4个mesh 节点都没有被与node相连的shape或者trace 覆盖，软件就会报错。
Node placement error 或者warning的原因跟via placement error 类似
解决办法都是增加Mesh格点数量，但是会导致仿真时间增加。
