摩尔定律的瓶颈

上世纪60年代，摩尔发现半导体晶体管制程发展的速度对于一个半导体厂商至关重要。

随着制程的进化，同样的芯片的制造成本会更低，因为单位面积晶体管数量提升导致相同的芯片所需要的面积缩小。所以制程发展速度如果过慢，则意味着芯片制作成本居高不下，导致利润无法扩大。

另一方面，如果孤注一掷把所有的资本都用来发展新制程，则风险太大，一旦研发失败公司就完蛋了。

摩尔发现当时市场上成功的半导体厂商的制程进化速度大约是每年半导体芯片上集成的晶体管数量翻倍，于是写了著名的论文告诉大家这个发展速度是成本与风险之间一个良好的折中，半导体业以后发展可以按照这个速度来。（Moore’s Law）

芯片的成本包括NRE成本（Non-Recurring Engineering，指芯片设计和掩膜制作成本，对于一块芯片而言这些成本是一次性的）和制造成本（即每块芯片制造的成本）。

在先进工艺制程，由于工艺的复杂性，NRE成本非常高。例如FinFET工艺往往需要使用double patterning技术，而且金属层数可达15层之多，导致掩膜制作非常昂贵。另外，复杂工艺的设计规则也非常复杂，工程师需要许多时间去学习，这也增加了NRE成本。

对于由先进制程制造的芯片，每块芯片的毛利率较使用落后制程制造的芯片要高，但是高昂的NRE成本意味着由先进制程制作的芯片需要更多的销量才能实现真正盈利。这使得芯片设计和制造所需要的资本越来越高，而无力负担先进工艺制程的中小厂商则不得不继续使用较旧的工艺。这也部分地打破了摩尔定律“投资发展制程-芯片生产成本降低-用部分利润继续投资发展制程”的逻辑。

在这里插入图片描述

从上图可以看出：2008年以前，先进制程有一个明显的爬坡阶段，但是如今更像是百花齐放了。

Andy gives, Bill takes away.

在这里插入图片描述

https://mp.weixin.qq.com/s/TmLSHVkeyqfU-9Jgir0czA

摩尔定律究竟死没死

在这里插入图片描述

https://www.zhihu.com/question/290382241

为什么memory制程比CPU的制程低？

在这里插入图片描述

Makimoto’s Waves

Tsugio Makimoto（牧本次生），IEEE Robert N. Noyce Medal（2018）。曾任索尼CTO。半导体工业从NMOS到CMOS演进的先驱。

MOSFET device scaling principles，又称为Dennard缩放比例定律（Dennard scaling, 1974）表明，随着晶体管变得越来越小，它们的功率密度保持不变，因此功率的使用与面积成比例；电压和电流的规模与长度成比例。

Dennard scaling是Moore’s Law的物理基础，而后者仅仅是个行业规律而已。

https://mp.weixin.qq.com/s/7kRePPUk_Xat8-7PsAO5XQ

晶体管逐渐变小，Dennard定律比摩尔定律更值得关注，散热和功耗推动芯片专业化

PPA（Power-Performance-Area）

Robert H. Dennard，1932年生，Southern Methodist University本科（1954）+硕士（1956）+CMU博士（1958）。IBM研究员，DRAM发明者。美国工程院院士，IEEE Fellow。

https://www.yicai.com/news/100419064.html

科技创新里程碑：IBM科学家Robert H. Dennard与改变世界的芯片

在这里插入图片描述

最后两行就说的是固定功耗能达到的最大速度，和固定速度需要的功耗；面积的比较是在上面，不同macro微缩的比例是不一致的。

https://www.zhihu.com/question/512906953

22nm芯片能做到7nm一样的性能吗？

在这里插入图片描述

Bell’s law of computer classes（1972）：计算机每10年产生新一代，其设备或用户数增加10倍。

C. Gordon Bell，1934年生，MIT本科（1956）+硕士（1957）。DEC公司的技术灵魂人物（1958～1983），DEC创始人Kenneth Olsen的学弟和创业团队成员。

https://www.zhihu.com/question/20809971

多核之后，CPU的发展方向是什么？

摩尔定律的黄金时代，靠着工艺进步，软件工程师可以近乎无感地快速享受到硬件性能的红利。随着单核性能提升放缓，软件工程师需要关注更多多核的编程细节，来释放硬件的性能红利。随着单芯片能放的核数也日趋瓶颈，DSA架构、封装技术的演化、甚至System-on-Wafer的技术都涌现出来，期望能够进一步压榨晶体管的性能，也相应地对软件栈提出了更高的要求。

在这里插入图片描述