串/并转换是高速数据流处理的重要技巧之一。串/并转换的实现方法多种多样，根据数据的顺序与数量的要求，可以选用寄存器、双口RAM（Dual RAM）、SRAM、SDRAM、FIFO等实现。对于数量比较小的设计可以采用移位寄存器完成串/并转换。

图1 串/并转换

图1所示，串行输入的数据经过FPGA内部的n个移位寄存器后，最后并行输出的是一个n位宽的并行总线数据。

移位一般是需要有时钟做同步的，也就是说，n个时钟采样到的串行数据需要在n个时钟周期后以并行的方式输出，这是最基本的串入并出的设计思想。对于串行接口大行其道的高速数据传输领域，这种简单的转换也是接口芯片的重要任务之一。但从FPGA系统设计的角度来看，串/并转换又有着更深的涵义。正如在速度和面积互换思想中提出的那个实例，利用3倍的面积换取了3倍的吞吐量，它也是串/并转换思想的体现。