关于I²C和SPI总线协议

article/2025/10/4 8:00:12

Tags: 8051, 数字电子, 数据通信

I²C vs SPI

现今,在低端数字通信应用领域,我们随处可见I²C (Inter-Integrated Circuit) 和 SPI (Serial Peripheral Interface)的身影。原因是这两种通信协议非常适合近距离低速芯片间通信。Philips(for I²C)和Motorola(for SPI) 出于不同背景和市场需求制定了这两种标准通信协议。

I²C 开发于1982年,当时是为了给电视机内的CPU和外围芯片提供更简易的互联方式。电视机是最早的嵌入式系统之一,而最初的嵌入系统是使用内存映射(memory-mapped I/O)的方式来互联微控制器和外围设备的。要实现内存映射,设备必须并联入微控制器的数据线和地址线,这种方式在连接多个外设时需大量线路和额外地址解码芯片,很不方便并且成本高。

为了节省微控制器的引脚和和额外的逻辑芯片,使印刷电路板更简单,成本更低,位于荷兰的Philips实验室开发了 ‘Inter-Integrated Circuit’,IIC 或 I²C ,一种只使用二根线接连所有外围芯片的总线协议。最初的标准定义总线速度为100kbps。经历几次修订,主要是1995年的400kbps,1998的3.4Mbps。

有迹象表明,SPI总线首次推出是在1979年,Motorola公司将SPI总线集成在他们第一支改自68000微处理器的微控制器芯片上。SPI总线是微控制器四线的外部总线(相对于内部总线)。与I²C不同,SPI没有明文标准,只是一种事实标准,对通信操作的实现只作一般的抽象描述,芯片厂商与驱动开发者通过data sheets和application notes沟通实现上的细节。

SPI

对于有经验的数字电子工程师来说,用SPI互联两支数字设备是相当直观的。SPI是种四根信号线协议(如图):

  • SCLK: Serial Clock (output from master);
  • MOSI; SIMO: Master Output, Slave Input (output from master);
  • MISO; SOMI: Master Input, Slave Output (output from slave);
  • SS: Slave Select (active low, output from master).

SPI是[单主设备( single-master )]通信协议,这意味着总线中的只有一支中心设备能发起通信。当SPI主设备想读/写[从设备]时,它首先拉低[从设备]对应的SS线(SS是低电平有效),接着开始发送工作脉冲到时钟线上,在相应的脉冲时间上,[主设备]把信号发到MOSI实现“写”,同时可对MISO采样而实现“读”,如下图:

SPI有四种操作模式——模式0、模式1、模式2和模式3,它们的区别是定义了在时钟脉冲的哪条边沿转换(toggles)输出信号,哪条边沿采样输入信号,还有时钟脉冲的稳定电平值(就是时钟信号无效时是高还是低)。每种模式由一对参数刻画,它们称为时钟极(clock polarity)CPOL与时钟期(clock phase)CPHA。

[主从设备]必须使用相同的工作参数——SCLK、CPOL 和 CPHA,才能正常工作。如果有多个[从设备],并且它们使用了不同的工作参数,那么[主设备]必须在读写不同[从设备]间重新配置这些参数。

以上SPI总线协议的主要内容。SPI不规定最大传输速率,没有地址方案;SPI也没规定通信应答机制,没有规定流控制规则。事实上,SPI[主设备]甚至并不知道指定的[从设备]是否存在。这些通信控制都得通过SPI协议以外自行实现。例如,要用SPI连接一支[命令-响应控制型]解码芯片,则必须在SPI的基础上实现更高级的通信协议。

SPI并不关心物理接口的电气特性,例如信号的标准电压。在最初,大多数SPI应用都是使用间断性时钟脉冲和以字节为单位传输数据的,但现在有很多变种实现了连续性时间脉冲和任意长度的数据帧。

I²C

与SPI的单主设备不同,I²C 是多主设备的总线,I²C没有物理的芯片选择信号线,没有仲裁逻辑电路,只使用两条信号线—— ‘serial data’ (SDA) 和 ‘serial clock’ (SCL)。I²C协议规定:

  • 第一,每一支IIC设备都有一个唯一的七位设备地址;
  • 第二,数据帧大小为8位的字节;
  • 第三,数据(帧)中的某些数据位用于控制通信的开始、停止、方向(读写)和应答机制。

I²C 数据传输速率有标准模式(100 kbps)、快速模式(400 kbps)和高速模式(3.4 Mbps),另外一些变种实现了低速模式(10 kbps)和快速+模式(1 Mbps)。

物理实现上,I²C 总线由两根信号线和一根地线组成。两根信号线都是双向传输的,参考下图。I²C协议标准规定发起通信的设备称为主设备,主设备发起一次通信后,其它设备均为从设备。

I²C 通信过程大概如下。首先,主设备发一个START信号,这个信号就像对所有其它设备喊:请大家注意!然后其它设备开始监听总线以准备接收数据。接着,主设备发送一个7位设备地址加一位的读写操作的数据帧。当所设备接收数据后,比对地址自己是否目标设备。如果比对不符,设备进入等待状态,等待STOP信号的来临;如果比对相符,设备会发送一个应答信号——ACKNOWLEDGE作回应。

当主设备收到应答后便开始传送或接收数据。数据帧大小为8位,尾随一位的应答信号。主设备发送数据,从设备应答;相反主设备接数据,主设备应答。当数据传送完毕,主设备发送一个STOP信号,向其它设备宣告释放总线,其它设备回到初始状态。

基于I²C总线的物理结构,总线上的START和STOP信号必定是唯一的。另外,I²C总线标准规定SDA线的数据转换必须在SCL线的低电平期,在SCL线的高电平期,SDA线的上数据是稳定的。

在物理实现上,SCL线和SDA线都是漏极开路(open-drain),通过上拉电阻外加一个电压源。当把线路接地时,线路为逻辑0,当释放线路,线路空闲时,线路为逻辑1。基于这些特性,IIC设备对总线的操作仅有“把线路接地”——输出逻辑0。

I²C总线设计只使用了两条线,但相当优雅地实现任意数目设备间无缝通信,堪称完美。我们设想一下,如果有两支设备同时向SCL线和SDA线发送信息会出现什么情况。

基于I²C总线的设计,线路上不可能出现电平冲突现象。如果一支设备发送逻辑0,其它发送逻辑1,那么线路看到的只有逻辑0。也就是说,如果出现电平冲突,发送逻辑0的始终是“赢家”。

总线的物理结构亦允许主设备在往总线写数据的同时读取数据。这样,任何设备都可以检测冲突的发生。当两支主设备竞争总线的时候,“赢家”并不知道竞争的发生,只有“输家”发现了冲突——当它写一个逻辑1,却读到0时——而退出竞争。

10位设备地址

任何IIC设备都有一个7位地址,理论上,现实中只能有127种不同的IIC设备。实际上,已有IIC的设备种类远远多于这个限制,在一条总线上出现相同的地址的IIC设备的概率相当高。为了突破这个限制,很多设备使用了双重地址——7位地址加引脚地址(external configuration pins)。 I²C 标准也预知了这种限制,提出10位的地址方案。

10位的地址方案对 I²C协议的影响有两点:

  • 第一,地址帧为两个字节长,原来的是一个字节;
  • 第二,第一个字节前五位最高有效位用作10位地址标识,约定是“11110”。

除了10位地址标识,标准还预留了一些地址码用作其它用途,如下表:

时钟拉伸

在 I²C 通信中,主设备决定了时钟速度。因为时钟脉冲信号是由主设备显式发出的。但是,当从设备没办法跟上主设备的速度时,从设备需要一种机制来请求主设备慢一点。这种机制称为时钟拉伸,而基于I²C结构的特殊性,这种机制得到实现。当从设备需要降低传输的速度的时候,它可以按下时钟线,逼迫主设备进入等待状态,直到从设备释放时钟线,通信才继续。

高速模式

原理上讲,使用上拉电阻来设置逻辑1会限制总线的最大传输速度。而速度是限制总线应用的因素之一。这也说明为什么要引入高速模式(3.4 Mbps)。在发起一次高速模式传输前,主设备必须先在低速的模式下(例如快速模式)发出特定的“High Speed Master”信号。为缩短信号的周期和提高总线速度,高速模式必须使用额外的I/O缓冲区。另外,总线仲裁在高速模式下可屏蔽掉。更多的信息请参与总线标准文档。

I²C vs SPI: 哪位是赢家?

我们来对比一下I²C 和 SPI的一些关键点:

第一,总线拓扑结构/信号路由/硬件资源耗费

I²C 只需两根信号线,而标准SPI至少四根信号,如果有多个从设备,信号需要更多。一些SPI变种虽然只使用三根线——SCLK, SS和双向的MISO/MOSI,但SS线还是要和从设备一对一根。另外,如果SPI要实现多主设备结构,总线系统需额外的逻辑和线路。用I²C 构建系统总线唯一的问题是有限的7位地址空间,但这个问题新标准已经解决——使用10位地址。从第一点上看,I²C是明显的大赢家。

第二,数据吞吐/传输速度

如果应用中必须使用高速数据传输,那么SPI是必然的选择。因为SPI是全双工,I²C 的不是。SPI没有定义速度限制,一般的实现通常能达到甚至超过10 Mbps。I²C 最高的速度也就快速+模式(1 Mbps)和高速模式(3.4 Mbps),后面的模式还需要额外的I/O缓冲区,还并不是总是容易实现的。

第三,优雅性

I²C 常被称更优雅于SPI。公正的说,我们更倾向于认为两者同等优雅和健壮。

I²C的优雅在于它的特色——用很轻盈的架构实现了多主设备仲裁和设备路由。但是对使用的工程师来讲,理解总线结构更费劲,而且总线的性能不高。

SPI的优点在于它的结构相当的直观简单,容易实现,并且有很好扩展性。SPI的简单性不足称其优雅,因为要用SPI搭建一个有用的通信平台,还需要在SPI之上构建特定的通信协议软件。也就是说要想获得SPI特有而IIC没有的特性——高速性能,工程师们需要付出更多的劳动。另外,这种自定的工作是完全自由的,这也说明为什么SPI没有官方标准。

I²C和SPI都对低速设备通信提供了很好的支持,不过,SPI适合数据流应用,而I²C更适合“字节设备”的多主设备应用。

小结

在数字通信协议簇中,I²C和SPI常称为“小”协议,相对Ethernet, USB, SATA, PCI-Express等传输速度达数百上千兆字节每秒的总线。但是,我们不能忘记的是各种总线的用途是什么。“大”协议是用于系统外的整个系统之间通信的,“小”协议是用于系统内各芯片间的通信,没有迹象表明“大”协议有必要取代“小”协议。I²C和SPI的存在和流行体现了“够用就好”的哲学。回应文首,I²C和SPI如此的流行,它是任何一位嵌入式工程师必备的工具。

刘建文原创,引用请注明出处。

http://chatgpt.dhexx.cn/article/N7noCENm.shtml

相关文章

PCI总线及发展历程(详细)总结

目录 一、PCI总线简介二、总线的传输速度表:三、PCI-E简介四、其他相关链接1、PCIe物理层总结-PCIE专题知识(一)2、PCIe数据链路层图文总结-PCIe专题知识(二)3、PCIe物理层链路训练和初始化总结-PCIe专题知识&#xff…

PCIe总线协议概述

正所谓,时势造英雄、英雄造时势。是时,PCI总线在PC界已然一统江湖多年,应用已然广泛,PCI的总线已蔚然成风。然,科技日益发展,需求不断膨胀,经过计算机技术10年的发展,包括摩尔定律的…

PCIE总线协议

1、pcie硬件 pci是并行总线,在高速率下信号稳定性不能得到保证pcie是串行总线,差分信号传输,Tx,Tx1,Rx,Rx-为一条lanepcie总线是端对端的传输,之间为link 2、pcie总线的层次 pcie是串行总线,类似以太网总线&#xf…

PCI总线原理

PCI即 Peripheral Component Interconnect,中文意思是“ 外围器件互联”,是由PCISIG (PCI Special Interest Group)推出的一种局部并行总线标准。在现在电子设备中应用非常广泛,下面我详细介绍下PCI总线的工作原理,希望对大家有…

CPCI总线结构

一、CPCI简介Compact PCI(Compact Peripheral Component Interconnect)简称CPCI,中文又称“紧凑型PCI”,是国际工业计算机制造者联合会(PCI Industrial Computer Manufacturers Group,简称PICMG&#xff09…

完整的连接器设计手册_CPCI高速背板设计与仿真

引言 随着高性能计算机的发展,在许多领域对系统的带宽有着越来越高的要求。因此,为了实现高速数据传输,采用新的总线技术已经成为必然的发展趋势。2005年PICMG 提出了CPCI-E 协议,开辟了新型高速总线。CPCI-E 实质上是高速PCI-E 总线基于欧卡规格的实现,在解决高带宽问题的…

Pareto集

一个MOP,对于一组给定的最优解集,如果这个集合中的解是相互非支配的,也即两两不是支配关系,那么则称这个解集为Pareto Set 。 多目标问题:

Patrol

设计要求 游戏设计要求 创建一个地图和若干巡逻兵(使用动画)每个巡逻兵走一个3~5个边的凸多边型,位置数据是相对地址。即每次确定下一个目标位置,用自己当前位置为原点计算巡逻兵碰撞到障碍物,则会自动选下一个点为目…

Pareto(帕雷托)理论—凸优化、最优化理论学习

提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档 文章目录 前言一、Pareto(帕雷托)理论二、Pareto(帕雷托)解三、Pareto(帕雷托)改进四、Pareto Front五…

p-中位模型与pareto解集

p-中位模型(p-median model)是一种用于解决设施选址问题的数学模型。在设施选址问题中,需要选择若干个设施点来满足需求区域内的服务需求,使得服务覆盖范围内的总成本或距离最小。p-中位模型是其中一种常用的优化模型。 在p-中位…

Matlab论文插图绘制模板第46期—帕累托图(Pareto)

在之前的文章中,分享过Matlab双轴柱线图的绘制模板: 这一次,再来分享一种特殊的柱线图:帕累托图。 ‘帕累托图(Pareto chart)是将出现的质量问题和质量改进项目按照重要程度依次排列而采用的一种图表。以意…

帕累托最优(Pareto Optimality)

帕累托最优(Pareto Optimality),也称为帕累托效率(Pareto efficiency),是指资源分配的一种理想状态,假定固有的一群人和可分配的资源,从一种分配状态到另一种状态的变化中&#xff0…

Pareto(帕雷托)相关知识

原文地址:Pareto(帕雷托)相关知识 作者: XIAO_QingJun 1879年,经济学家意大利人维弗雷多帕雷托 (Villefredo Pareto) 提出:社会财富的80%是掌握在20%的人手中,而余下的80%的人只占有20%的财富。…

【python科研绘图】绘制帕累托图(Pareto)步骤解析,并封装后直接调用

python绘制帕累托图 1 帕累托图2 python实现2.1 数据准备2.2 特征因素数值排序2.3 计算累计频率百分比2.4 标记累计百分比80%特征因素的位置2.5 输出核心的特征因素信息2.6 绘制帕累托图 3 封装3.1 全部代码3.2 应用示例 手动反爬虫: 原博地址 https://blog.csdn.n…

多目标优化——帕累托最优Pareto

多目标优化——帕累托最优Pareto 0.前言 本文是本人在学习过程中为便于记忆利用博客进行总结,期待与各位大佬共同学习交流 什么是多目标优化 在了解帕累托最优之前,我们先来讨论一下,什么是多目标优化(Multiobjective Optimiz…

【多目标进化优化】Pareto 定义及基于 Pareto 的多目标进化算法的算法流程

声明 本文内容来源于 《多目标进化优化》 郑金华 邹娟著,非常感谢两位老师的知识分享,如有侵权,本人立即删除,同时在此表示,本文内容仅学习使用,禁止侵权,谢谢! 0 前言 多目标优化…

【数字孪生百科】可视化图表知识科普——Pareto图(Pareto Chart)

简介 Pareto图(Pareto Chart)又称帕累托图、排列图,是一种特殊类型的条形图。图中标绘的值是按照事件发生的频率排序而成,显示由于各种原因引起的缺陷数量或不一致的排列顺序。Pareto图是根据 Vilfredo Pareto 命名的,…

帕累托图 (Pareto Chart)

帕累托图用于识别最有可能考虑影响过程或结果的变量行为的因子类别。流程改进团队使用Pareto图表来确定其工作的优先级。 在帕累托图中,垂直条通常代表每个类别,条形图上方的累积折线图确定了最有可能成为研究重要目标的因素。 优点 使用和理解的简单…

多目标优化中的帕累托(Pareto)相关概念

本文整理自: 多目标优化之帕累托最优 - 知乎、多目标优化---帕累托(Pareto)_纯粹的博客-CSDN博客、百度百科 1、多目标优化 在现实生活中有很多的问题都是由互相冲突和影响的多个目标组成,这些目标不可能同时达到最优的状态&am…

Pareto(帕累托)

转自:https://blog.csdn.net/scutwjh/article/details/46129405 由于最近看到了一篇社交网络中的论文提高了Pareto相关知识,所以整理了下网上关于Pareto相关理论的讲解,供大家参考: 维弗雷多帕雷托 (Villefredo Pareto) 在1987年…