计算机组成原理课程设计论文

(25页)

本资源提供全文预览，点击全文预览即可全文预览,如果喜欢文档就下载吧，查找使用更方便哦！

14.9 积分

计算机组成原理庁果程设计扌艮告设计题目：设计八位全加器院系:计算机科学与信息工程学院专业:计算机科学与技术班级:08级六班组长:董丹丹组员:田野林子琪纪蕾慕研姜尚刘璐刘洋赵琼哈尔滨师范大学计算机科学与信息工程学院 目 录-＞课程设计要求1.1摘要 31.2课程设计问题描述 31.3课程设计任务要求 3二概要设计2. 1加法器与PLD、EDA的基本概念 42.1.1 PLD设计流程 42. 1.2 PLD 的优点 52. 1.3 EDA 概述 52.2 Xilinx软件概述 62.3八位全加器设计流程 62. 3. 1八位全加器的基本概述 62.3.2八位全加器的原理图 72.3.3八位全加器测试向量的仿真波形图 8三、详细设计3」创建新工程 93.1.1 启动 XilinxISE9」i 93.1.2建立新工程 93.2 仓II建一个 chematic 源文件 113.3填加器件绘制原理图并且正确连接电路 123.3.1八位全加器原理图 123.3.2加输入/输出缓冲器和信号名 123.3.3对程序进行语法检查 133.4仿真 143.5创建Testbench波形源文件 14!1!.调试与测试结果分析16164.1测试向量的仿真4.1.1设置输入仿真波形4.1.2对波形进行仿真 164.2测试结果及分析 17五. 收获及体会5.1收获及体会 18六. 参考文献6.1参考文献 19七. 附录7. 1八位全加器代码add. vf 20［摘要］众所周知，算术逻辑单元(ALU)既能完成算术运算也能完成逻辑运算，是微处理器芯 片中的一个十分重要的部件。但从基本算术运算的实现，我们可以看到所有的加、减、乘、 除运算最终都能归结为加法运算。在ALU完成的操作中，逻辑操作是按位进行，各位之间彼 此无关，不存在进位问题，这使得逻辑运算速度很快，且是一个常数，不需进行过多的优化 工作…加法器是微处理器中最基本、最重要的模块，不仅在A L U、乘法器、除法器中均包含 加法器模块，而程序指针P C的自加、跳转指令的目标地址计算以及访存地址的获得也需要 加法器来完成。从指令执行频率上看，算术逻辑单元、程序计数器、协处理器是C P U中使 用频率最多的模块...一、课程设计要求1. 1课程设计问题描述众所周知，算术逻辑单元(ALU)既能完成算术运算也能完成逻辑运算，是微处理器芯片 中的一个十分重要的部件。但从基本算术运算的实现，我们可以看到所有的加、减、乘、除 运算最终都能归结为加法运算。在ALU完成的操作中，逻辑操作是按位进行，各位之间彼此 无关，不存在进位问题，这使得逻辑运算速度很快，且是一个常数，不需进行过多的优化工 作。但对于算术操作来说，因为存在进位问题，使得某一位计算结果的得出和所有低于它的 位相关。因此，为了减少进位传输所耗的时间，提高计算速度，人们设计了多种类型的加法 器，如行波进位(RIP)厂I法器、跳跃进位加法器(CSKA： Carry—SK ip Adders)、进位选择 加法器(CSLA： Carry一SeLect Adders) x 超前进位加法器(CLA： Carry—Lookahead Adders) 等。它们都是利用各位之间的状态(进位传递函数P、进位产生函数G等)来预先产生高位的 进位信号，从而减少进位从低位向高位传递的时间。要求掌握使用Xilinx软件对用可编程逻辑器件PLD进行开发与设计，利用可编程逻辑 器件PLD (programmable logic device) Xilinx软件对一位全加器的进行合理正确的设计 并且进行输入信号的测试。用门电路设计一个一位二进制全加器。要求输入两个加数Ai、Bi和一个低进位Ci_1, 得出本位和Si和向高位Ci。1?2课程设计任务要求全加器是一个能对两个一位二进制数及来自低位的“进位‘‘进行相加，产生本位 詩r 及向高位“进位”的逻辑电路。该电路有3个输入变量，分别是2个加数Ai、Bi和1个低 进位Ci_1, 2个输出变量，分别是本位Si和向高进位Ci。在Xilinx ISE 9. 1利用基本门 电路中设计一位带进位加法器，通过该课程设计理解和掌握可编程逻辑器件PLD的应用和设 计。主要目的就是了解和学习这门新技术的原理与应用，让同学们尽快掌握使用EDA进行设 计的方法，为后续课程的学习打下良好的基础。二概要设计2. 1加法器与PLD、EDA的基本概念在数字电子系统领域，存在三种基本的器件类型：存储器、微处理器和逻辑器件。存 储器用来存储随机信息，如数据表或数据库的内容。微处理器执行软件指令来完成范围广 泛的任务，如运行字处理程序或视频游戏。逻辑器件提供特定的功能，包括器件与器件间 的接口、数据通信、信号处理、数据显示、时序和控制操作、以及系统运行所需要的所有其 它功能。加法器是微处理器中最基本、最重要的模块，不仅在A L U、乘法器、除法器中均包含 加法器模块，而程序指针P C的自加、跳转指令的目标地址计算以及访存地址的获得也需要 加法器来完成。从指令执行频率上看，算术逻辑单元、程序计数器、协处理器是C P U中使 用频率最多的模块。加法器是为了实现加法的，即是产生数的和的装養。加数和被加数为输入，和数与进位 为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为 全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。对于1位的二进制 加法，相关的有五个的量：1,被加数A, 2,被加数B, 3,前一位的进位CIN, 4,此位二 数相加的和S, 5,此位二数相加产生的进位C0UTo前三个量为输入量，后两个量为输出量, 五个量均为1位。2丄1 PLD设计流程PLD设计的大部分工作是在EDA软件工作平台上进行的，PLD设计流程如图1. 1所示。 EDA设计流程包括设计准备、设计输入、设计处理和器件编程4个步骤，以及相应的功能仿 真、时序仿真和器件测试3个设计验证过程。合割线 理综分布 处、： 计化配局 设优适布? ? ?图11 PLD设计流程2.1.2 PLD的优点固定逻辑器件和PLD各有自己的优点。例如，固定逻辑设计经常更适合大批量应用， 因为它们可更为经济地大批显生产。对有些需要极高性能的应用，固定逻辑也可能是最佳 的选择。然而，可编程逻辑器件提供了一些优于固定逻辑器件的重要优点，包括：PLD在设计过程中为客户提供了更大的灵活性，因为对于PLD来说，设计反复只需要简 单地改变编程文件就可以了，而且设计改变的结果可立即在工作器件中看到。PLD不需要漫长的前置时间来制造原型或正式产品-PLD器件已经放在分销商的货架上 并可随时付运。PLD不需要客户支付高昂的NRE成本和购买昂贵的掩模组- PLD供应商在设计其可编程 器件时已经支付了这些成本，并且可通过PLD产品线延续多年的生命期来 关 键 词： 计算机 组成 原理 课程设计 论文

 天天文库所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。