74ls160/74ls161中文资料介绍

article/2025/9/8 15:11:36

原文:http://www.dzdlt.com/components/2010082728887.html

74LS160 芯片同步十进制计数器(直接清零)
 ·用于快速计数的内部超前进位
 ·用于n 位级联的进位输出
 ·同步可编程序
 ·有置数控制线
 ·二极管箝位输入
 ·直接清零
 ·同步计数
 本电路是由4 个主从触发器和用作除2计数器及计数周期长度为除5的3位2进制计数器所用的附加选通所组成。有选通的零复位和置9输入。为了利用本计数器的最大计数长度(十进制),可将B输入同QA 输出连接,
输入计数脉冲可加到输入A上,此时输出就如相应的功能表上所要求的那样。LS90可以获得对称的十分频计数,办法是将QD 输出接到A输入端,并把输入计数脉冲加到B输入端,在QA输出端处产生对称的十分频方波。

74LS161同步四位二进制计数器(直接清零)
74LS162同步十进制计数器(同步清零)
74LS163同步四位二进制计数器(同步清零)

 ·用于快速计数的内部超前进位
 ·用于n 位级联的进位输出
 ·同步可编程序
 ·有置数控制线
 ·二极管箝位输入
 ·直接清零
 ·同步计数
 原理:这种同步可预置四位二进计数器是由四个D 型触发器和若干个门电路构成,内部有超前进位,具有计数、置数、禁止、直接(异步)清零等功能。对所有触发器同时加上时钟,使得当计数使能输入和内部门发出指令时输出变化彼此协调一致而实现同步工作。这种工作方式消除了非同步(脉冲时钟)计数器中常有的输出计数尖峰。缓冲时钟输入将在时钟输入上升沿触发四个触发器。这种计数器是可全编程的,即输出可预置到任何电平。当预置是同步时,在置数输入上将建立一低电平,禁止计数,并在下一个时钟之后不管使能输入是何电平,输出都与建立数据一致。清除是异步的(直接清零),不管时钟输入、置数输入、使能输入为何电平,清除输入端的低电平把所有四个触发器的输出直接置为低电平。有了
超前进位电路后,无须另加门,即可级联出n位同步应用的计数器。它是借助于两个计数使能输入和一个动态进位输出来实现的。两个计数使能输入(ENP 和ENT)计数时必须是高电平,且输入ENT必须正反馈,以便使能动态进位输出。因而被使能的动态进位输出将产生一个高电平输出脉冲,其宽度近似等于QA 输出高电平。此高电平溢出进位脉冲可用来使能其后的各个串联级。使能ENP 和ENT 输入的跳变不受时钟输入的影响。电路有全独立的时钟电路。改变工作模式的控制输入(使能ENP、ENT 或清零)纵使发生变化,直到时钟发生为止,都没有什么影响。计数器的功能(不管使能、不使能、置数或计数)完全由稳态建立时间和保持时间所要求的条件来决定。

引脚功能表:

PEParallel Enable (Active LOW) Input并行启用(低电平)输入
P0–P3Parallel Inputs并行输入
CEPCount Enable Parallel Input 计数启用并行输入
CETCount Enable Trickle Input计数启用涓流输入
CPClOCk (Active HIGH Going Edge) Input时钟输入
MRMaster Reset (Active LOW) Input主复位(低电平)输入
SRSynchronous Reset (Active LOW) Input同步复位(低电平)输入
Q0– Q3Parallel Outputs (Note b)并行输出(注b )
TCTerminal Count Output (Note b)终端计数输出(注b )

选择开关方式真值表:

*SRPECETCEP 工作模式
LXXXRESET (Clear)清零
HLXXLOAD (Pn  Qn)置数
HHHHCOUNT (Increment)计数
HHLXNO CHANGE (Hold)保持(不变)
HHXLNO CHANGE (Hold)保持(不变)
 

 图2 74LS160/74LS161/74LS162/74LS163 引脚图

 

图2 74LS160/74LS161/74LS162/74LS163 逻辑图

        图3 74LS160/74LS161/74LS162/74LS163  状态图

Count Enable = CEP • CET • PE
TC for LS160A & LS162A = CET • Q0 • Q1 • Q2 • Q3
TC for LS161A & LS163A = CET • Q0 • Q1 • Q2 • Q3
Preset = PE • CP + (rising clock edge)
Reset = MR (LS160A & LS161A)
Reset = SR • CP + (rising clock edge)
(LS162A & LS163A)

交流波形图:

     图1 时钟到输出延迟计数             图2 主复位输出延迟,主复位
              时钟频率,脉冲宽度                 脉冲宽度,和主复位恢复时间

                        

Recommended Operating Conditions建议操作条件:

Symbol 符号Parameter 参数-最小值典型最大值UNIT 单位
VCCSupply Voltage 电源电压54LS 4.5 5.0 5.5 V
74LS4.755.05.25
TAOperating Ambient Temperature Range 操作环境温度范围54LS –5525 125
74LS02570
IOHOutput Current — High 输出电流-高电平54,74--–0.4mA
IOLOutput Current — Low 输出电流-低电平54LS --4.0 mA
74LS--8.0

LS160A and LS161A直流特性工作温度范围(除非另有说明)
DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

PE, CET   –0.8 IOS Short Circuit Current短路电流(Note1) –20 - –100 mA VCC = 最大 ICC Power Supply Current电源电流 Total, Output HIGH 总输出高电平电流 - - 31 mA VCC = 最大 Total, Output LOW总输出低电平电流 32

LS162A LS163A直流特性工作温度范围(除非另有说明)
DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)  

Symbol 符号Parameter 参数Limits限制范围单位Test Conditions 测试条件
最小典型最大
VIHInput HIGH Voltage输入高电平电压2.0--VGuaranteed Input HIGH Voltage for All Inputs
VIL Input LOW Voltage输入低电平电压 54--0.7VGuaranteed Input LOW Voltage for All Inputs
74--0.8
VIKInput Clamp Diode Voltage钳位二极管输入电压-–0.65–1.5VVCC = 最小, IIN = –18 mA
VOHOutput HIGH Voltage输出高电平电压 542.53.5-VVCC = 最小, IOH = 最大, VIN = VIH CC OH IN IH or VIL per Truth Table真值表
742.73.5-
VOLOutput LOW Voltage 输出低电平电压54, 74-0.250.4VIOL=4.0mAVCC = VCC 最小, VIN = VIL or VIH VIN = VIL or VIH per Truth Table真值表
74-0.350.5IOL=8.0mA
IIHInput HIGH Current 输入高电平电流μAVCC = 最大, VIN = 2.7 V
Data, CEP, ClOCk--20
PE, CET, SR--40
Data, CEP, ClOCk --0.1 mAVCC = 最大, VIN = 7.0 V
PE, CET, SR--0.2
IILInput LOW Current Data输入低电平电流  -
CEP, ClOCk, PE, SR --–0.4mAVCC = 最大, VIN = 0.4 V
CET--–0.8
IOSShort Circuit Current(Note 1)短路电流–20--100mAVCC = 最大
ICCPower Supply Current电源电流  mAVCC = 最大
Total,Output HIGH 总输出高电平电流--31
Total,Output LOW 总输出低电平电流--32

 AC CHARACTERISTICS (TA = 25℃)交流特性

Symbol 符号Parameter 参数Limits限制范围UNIT 单位Test Conditions 测试条件
最小典型最大
fMaxMaximum Clock Frequency最大时钟频率2532-MHzVCC=5.0V CL=15pF
tPLH tPHLPropagation Delay传播延迟 ClOCk 到 TC-20 35 ns
1835
tPLH tPHLPropagation Delay传播延迟 ClOCk 到 Q-13 24 ns
1827
tPLH tPHLPropagation Delay传播延迟 CET 到 TC-9.0 14 ns
9.014
tPHLMR or SR to Q MR 或 SR 到 Q-2028ns

AC SETUP REQUIREMENTS 交流安装要求(TA = 25℃)

Symbol 符号Parameter 参数Limits限制范围UNIT 单位Test Conditions 测试条件
最小典型最大
tWCPClOCk Pulse Width Low低电平时钟脉冲宽度25--nsVCC = 5.0 V
tWMR 或 SR 脉冲宽度20--ns
tsSetup Time, other*设置时间20--ns
tsSetup Time 设置时间PE 或 SR25--ns
thHold Time, data保持时间,数据3--ns
thHold Time, other保持时间,其他0--ns
trecRecovery Time 恢复时间MR 到 CP15--ns

                       图4 74LS161应电路---LED矩阵电路




http://chatgpt.dhexx.cn/article/jslo8fFQ.shtml

相关文章

74HC573芯片

引脚介绍: D0~D7:8位数据输入线,常接单片机的IO口 Q0~Q7:8位数据输出线,常接负载 LE[加载数据使能]: 当LE接高电平时,Q0~Q7会实时跟随D0~D7变化。 当LE接低电平时,Q0~Q7不…

多路信号发生器(74LS00和LM324)

多路信号发生器(74LS00和LM324) (可能会更新完善…) 视频参考: 电子设计竞赛历年综合测评赛题分析-课程详情-全国大学生电子设计竞赛培训网 https://www.nuedc-training.com.cn/index/video/details/course_id/90 文…

74HC系列芯片

自己存用,需要可以关注下载 文章末尾有excel文件、PDF文件、无水印图片 以下是第一部分: 以下是第二部分: PDF文件:74HC系列芯片无水印PDF资料 Excel文件:74HC系列芯片excel资料 图片压缩包:74HC系列芯…

74LS138译码器介绍

下面我来简单介绍一下74LS138芯片的基本情况和使用注意事项: 1、74LS138 为3 线-8 线译码器,共有 54/74S138和 54/74LS138 两种线路结构型式,其74LS138工作原理如下:当一个选通端(G1)为高电平&…

74LS175D四人抢答器设计

目录 1.设计要求 2.设计思路 3.电路介绍 3.1器件介绍 3.2.电路整体介绍 3.3功能演示 数字电子技术课程设计,欢迎大家参考。 1.设计要求 每个参赛者控制一个按钮,用按动按钮发出抢答信号。 竞赛主持人另有一个按钮,用于将电路复位。 竞…

74LS164

串行输出转换为并行输出 A、B:串行数据输入端 Clock:时钟输入端 Clear:同步清除输入端(低电平有效) 真值表 eg: PA.0连接A,PA.1连接Clock,PA.2连接Clear,PA.0发送数据11000100…

电子器件系列32:逻辑与门芯片74LS11

一、编码规则 先看看这个代码的意思:74LS11 74是一个系列(74 表示为工作温度范围,74: 0 ~ 70度。) ls的意思就是工艺类型(Bipolar(双极)工艺) 11是代码 什么是74系列逻辑芯片? - 知乎 什么是…

74LS系列芯片简记——10-19

74ls10 3输入三与非门 74ls11 3输入三与门 74ls12 3输入三与非门(oc) 74ls13 4输入双与非门(斯密特触发) 74ls14 六倒相器(斯密特触发) 74ls15 3输入三与门(oc) 74ls16 六高压输出反相缓冲器/驱动器(oc,15v) 结构图与74LS14相同,耐高压(15V) …

74LS74 D触发器组成四位异步加法计数器

74LS74 D触发器组成四位二进制异步加法计数器 申请了一段时间了 太懒了 从来没有写过 写一个玩一下 新手 不喜勿喷 学过的朋友都知道什么是D触发器 这里不再罗嗦 数电实验中原理图直接给出来了 接法 芯片为74LS74 这里对74LS74啰嗦一下 借用一下百度的东西 &…

数电快速入门(五)(编码器的介绍以及通用编码器74LS148和74LS147的介绍)

回顾:系列(四)中讲到了组合逻辑电路的设计和分析 3.1 编码器 引入:我们知道数字设备只能处理二进制代码的信息,因此我们必须将需要输入进设备的信息,转化成符合一定规则的二进制代码(比如我们…

验证74LS192的逻辑功能

74LS192是同步十进制可逆计数器,这种芯片多数以BCD码为主。 74LS192的功能如下: (1)异步清零。当CLR1时异步清零,它为高电平有效。 (2)异步置数。当CLR0时(异步清零无效&#xff…

74LS273芯片介绍

74LS273是8位数据/地址锁存器,它是一种带清除功能的8D触发器 , D0~D7为数据输入端,Q0~Q7为数据输出端,正脉冲触发,低电平清除,常用作数据锁存器,地址锁存器。 (1&#xf…

74LS系列芯片简记——20-30

74LS20 双4输入与非门 74LS21 双4输入与门 74LS22 双4输入与非门(OC) 内部结构与74LS20相同, 74LS23 双可扩展输入或非门 74LS24 2输入4与非门(施密特) 74LS25 4输入双或非门(可选通) 74LS26 2输…

74LS138译码器真值表以及快速计算方法

74LS138真值表以及快速计算方法 掌握了74LS138译码器的快速计算的方法,就能够在使用74LS138译码器的时候,不用老是去查阅译码器的真值表的对应关系。 74LS138译码器真值表 快速计算方法 将输入端的A B C看作成3位的二进制码 通过8-4-2-1码来快速推算其…

74LS系列芯片简记——00-09

由于兴趣与实际需求特学习对应的数字芯片,以此笔记简略记录用途等,如有不足欢迎批评指正。欢迎大家踊跃交流。前期门芯片讲述较为简单。 74LS00(四组2输入与非门) 逻辑为:可用于进行与非判断,基本RS触发器,与非门方波发…

全局文件/etc/fstab详解

/etc/fatab每一行都遵循以下格式 device:指定加载分区或移动磁盘系统 dir:指定挂载路径 type:指定文件系统 options:指定挂载选项,默认为defaults,也可以换其它选项 第一个0表示载后的文件系统是否能被dump备份&am…

/etc/fstab文件

文件/etc/fstab存放的是系统中的文件系统信息,当系统启动的时候,系统会自动地从这个文件读取信息,并且会自动将此文件中指定的文件系统挂载到指定的目录。当正确的设置了该文件,则可以通过mount /directoryname命令来加载一个文件…

linux /etc/fstab 文件详细说明(整理版)

fstab这个文件描述系统中各种文件系统的信息,应用程序读取这个文件,然后根据其内容进行自动挂载的工作。因此,我们需要理解其中的内容,了解它如何与 mount命令配合工作,并能够针对自己的情况进行修改。 作为系统配置文…

Linux之/etc/fstab文件详解及实践

一、需求说明 使用parted命令完成磁盘分区后会有如下提示。意思就是我们新增了磁盘分区,提醒我们需要更新/etc/fstab文件。Linux系统都是各磁盘或者分区是通过挂载的方式访问的,临时使用的U盘、光盘等我们可以使用mount命令临时挂载,如果是系…

linux /etc/fstab 文件详细说明

版权声明:本文为CSDN博主「小龙王2010」的原创文章,遵循CC 4.0 BY-SA版权协议,转载请附上原文出处链接及本声明。 原文链接:https://blog.csdn.net/xiaolongwang2010/article/details/8657332 ———————————————— …