AHB协议相关

Created: November 9, 2021 7:19 PM
Tags: AMBA

🍀简介

AHB(Advanced High Performance Bus)总线规范是AMBA(Advanced Microcontroller Bus Architecture) V2.0总线规范的一部分，AMBA总线规范是ARM公司提出的总线规范，被大多数SoC设计采用，它规定了AHB (Advanced High-performance Bus)、ASB (Advanced System Bus)、APB (Advanced Peripheral Bus)。AHB用于高性能、高时钟频率的系统结构，典型的应用如ARM核与系统内部的高速RAM、NAND FLASH、DMA、Bridge的连接。APB用于连接外部设备，对性能要求不高，而考虑低功耗问题。ASB是AHB的一种替代方案。

🌴文摘

总线周期(bus cycle)：总线周期是总线时间的基本单位，其实就是总线时钟的频率。对于 AMBA AHB 或者 APB 协议总线周期定义为从一个上升沿到临界的上升沿的变化区间。总线信号时序总是参考总线时钟周期。

总线传输： AMBA AHB 或者 ASB 总线传输是对数据目标的读写操作，可能会持续一个或者多个总线周期。总线传输在收到从机地址的完成响应后终止。 AMBA AHB 支持较宽的数据传输，包括 64 位和 128 位的数据传输。 AMBA APB 总线传输是对数据目标的读写操作，总是需要 2个总线周期

突发(Burst)传输:突发传输定义了一个或多个数据传输，由主线总机发起，在地址空间增加时，传输宽度保持不变。每次传输增加的步长(地址)，由传输大小决定(字节，半字，字)，APB不支持突发传输。

AHB总线的强大之处在于它可以将微控制器（CPU）、高带宽的片上RAM、高带宽的外部存储器接口、DMA总线主机、各种拥有AHB接口的控制器等等连接起来构成一个独立的完整的SOC系统，不仅如此，还可以通过AHB-APB桥来连接APB总线系统。AHB可以成为一个完整独立的SOC芯片的骨架

在这里插入图片描述

AHB总线的组成

AHB总线由AHB总线主机(Master)、AHB总线从机(Slave)和Infrastructure构成。Infrastructure由仲裁器、数据多路选择器、地址控制多路选择器、译码器构成。

AMBA AHB 总线协议设计使用一个中央多路选择器互联方案。该方案中，所有总线主机设备输出地址和控制信号来指示它们想执行的传输，同时仲裁器决定哪一个主机能够将它的地址和控制信号连通到所有的从机。当然也需要一个译码器来控制读数据和响应多路信号选择器，多路信号选择器选中来自传输中所包含从机的适当信号。

下图实现包含三个主机和四个从机的AMBA AHB设计的结构要求。
在这里插入图片描述

AHB 主机: 总线主机能够通过提供地址和控制信息发起读写操作。任何时候只允许一个总线主机处于有效状态并能使用总线。

AHB 从机: 总线从机在给定的地址空间范围内响应读写操作。总线从机将成功、失败或者等待数据传输的信号返回给有效的主机。

AHB 仲裁器: 总线仲裁器确保每次只有一个总线主机被允许发起数据传输。即使仲裁协议已经固定，任何一种仲裁算法，比如最高优先级或者公平访问都能够根据应用要求而得到执行。AHB 必须只包含一个仲裁器，单总线主机系统中这并不重要。

AHB 译码器: AHB 译码器用来对每次传输进行地址译码并且在传输中包含一个从机选择信号。所有 AHB 执行都必须仅要求有一个中央译码器。

信号描述

所有 AMBA 信号的命名都用名称的第一个字母来指示信号和哪个总线相关联。信号名称中用一个小写的 n 表示该信号低电平有效，否则信号的名称总是用大写字母来表示。测试信号有一个前缀T而与总线类型无关。

AHB信号前缀：H 表示一个 AHB 信号。例如， HREADY 是用来指示 AHB 部分数据传输完毕的信号。该信号高电平有效。

在这里插入图片描述

AHB总线操作概括

在一次 AMBA AHB 传输开始之前总线主机必须被授予访问总线权限。这个过程开始于总线主机向仲裁器断言一个请求信号。仲裁器指示主机何时能够被授予使用总线。被授权的总线主机通过驱动地址和控制信号来发起一次 AMBA AHB 传输。这些信号提供关于地址、方向和传输宽度的信息，以及表示传输类型是否为一次突发传输的部分。

允许有两种不同类型的突发传输：

incr 增量突发，在地址边界处不回环；
wrap 回环突发，在特定的地址边界上回环。

写数据总线用来将数据从主机传输到从机上，而读数据总线用来将数据从从机传输到主机上。每次传输包含：

一个地址和控制周期；
一个或多个数据周期。

地址不长期有效所以所有从机必须在这个时段（传输地址时）采样地址。然而，通过HREADY 信号可以延长数据。当该信号为低时导致在传输中插入等待状态同时允许从机有额外的时间提供或者采样数据。在传输中从机通过使用响应信号来表示状态，

HRESP[1： 0]：

OKAY OKAY 响应用来表示传输进展正常并且当 HREADY 变高时表示传输成功完成。

ERROR ERROR 响应表示发生了一个传输错误并且传输失败。

RETRY 和 SPLIT RETRY 和 SPLIT 两个传输响应都表示传输不能立刻完成，但是总线主机应该继续尝试传输。在常规操作中主机被允许在仲裁器授予另一个主机访问总线之前完成一个特定突发的所有传输。然而，为了避免过多的仲裁延时可能允许仲裁器打断一个突发并且这种情况下主机必须（申请）重新仲裁总线以完成剩下的突发传输。

基本传输

一笔传输由如下两部分组成：

地址阶段：一个周期

数据阶段：一个或多个周期，由HBURST信号决定需要几个有效周期，可以由HREADY发出请求延长一个周期。

所以不考虑burst传输，ahb一次数据传输至少需要两个clk周期。

5.1 没有等待状态的single transfer

在这里插入图片描述

第一个周期的上升沿，主机将地址信息和控制信息发送到总线上；

第二个周期的上升沿，从机采样地址和控制信号，并将HREADY拉高; 如果是写操作，主机会在第二个周期的上升沿过后传输要写入的数据；如果是读操作，从机会在HREADY信号拉高后将读取的数据写入总线；

第三个周期的上升沿,如果是写操作，主机获取HREADY高信号，表明从机已成功接收数据，操作成功；如果是读操作，主机获取HREADY高信号，表明此时的读数据有效并且接收下来，操作成功。需要注意，HREADY信号在数据有效期间必须为高，并且延续到第三个周期的上升沿之后，确保主机的正确采样。

5.2 slave插入等待状态的single transfer

从机可以及时处理主机请求，但也可能存在从机太慢不能立即处理的情况。这时需要让主机稍微等一等，需要从机插入一些等待的状态。如下图所示，HREADY信号在第二和第三周期拉低，意在告诉主机，从机不能立即处理，需要主机等待2个周期。在这里需要注意2点：如果是写操作，主机要在等待期间保持写数据不变，直到本次传输完成；如果是读操作，从机不需要一开始就给出数据，仅当HREADY拉高后才给出有效数据。
在这里插入图片描述

5.3 多个single transfer的pipeline操作

在这里插入图片描述

扩展数据周期的一个负效应是必需延长相应的下一笔传输的地址周期。A和C为零等待传输，B加入了一个等待周期，因此相应的C地址周期要进行扩展。

第一个周期，主机发起一个操作A，并驱动地址和控制信号；

第二个周期，从机收到了来自总线的请求，将HREADY信号拉高；

第二个周期上升沿后，主机发现有操作B需要执行，并且检查到上一周期的HREADY为高，则发起第二个操作B；

第三个周期，主机获取HREADY信号为高，表示操作A已经完成；

第三个周期上升沿后，主机发现有操作C需要执行，并且检查到上一周期的HREADY为高，则发起第三个操作C；

第三个周期上升沿后，从机由于繁忙插入了一个等待状态，将HREADY拉低；

第四个周期，主机获取HREADY信号为低，知道从机希望等待，于是主机保持和上一拍一样的信号；

第四个周期，从机处理完了事务，将HREADY信号拉高，表示可以继续处理；

第五个周期，主机获取HREADY信号为高，知道从机已经可以处理B操作；

第五个周期上升沿后，B操作完成；

第六个周期上升沿后，C操作完成。

需要注意几点：HREADY在一定程度上表示了从机的pipeline能力，在AHB中是2个pipe，也就是总线上最多存在2个未处理完的transfer。只有当总线上未完成的transfer少于2个时，主机才能发起操作。

5.4 AHB控制信息

在介绍突发传输之前，我们再来看下AHB控制信息。

HWRITE - 这个信号是读写控制信号，也即transfer的方向控制信号。高电平表示写操作，低电平表示读操作。

HSIZE - 这个信号是指明单次传输的数据宽度。表示传输的大小，三位表示0…7,分别对应8bits(byte), 16bits(halfword),32bits(word),64bits,128bits,256bits, 512bits,1024bits

HPROT[3:0] - 为transfer提供额外的访问保护和控制权限信号。一般不用，在此不做介绍。

HTRANS[1:0] - 进行一次传输时的传输类型，这个信号由主机根据自己要进行的传输类型生成的控制信号。一共4种类型

在这里插入图片描述

这个信号只有在突发传输中出现。当从机收到这个信号时，表明当前的传输是一个突发中的某一拍。这时，总线上的控制信号应当与之前的保持一致，地址视情况递增或者回环。（这些信号其实是由主机决定的，从机不用考虑，只需要单方面接收即可）

在这里插入图片描述

T1，主机传入地址和控制信号，因为是新的突发传输开始，所以传输的类型是NONSEQ；

T2，由于主机不能在第二个周期里处理第二拍，所以主机使用BUSY传输来为自己延长一个周期的时间。注意，虽然是延长了一个周期，但是主机需要给出第二个传输的地址和控制信号；

T3，从机采集到了主机发来的BUSY，知道主机需要等待一拍，所以从机会忽略这个BUSY传输； T3，主机发起了第二个传输，因为是同一个burst的第二个传输，所以传输的类型是SEQ；

T5，从机将HREADY信号拉低，告诉主机需要等待一个周期；

T8时刻完成最后一个传输。

需要注意的虽然从机会忽略掉BUSY传输，但是主机也需要给出下一拍的地址和控制信号。

5.5 突发操作

AMBA AHB 协议定义了四、八和十六拍突发，也有未定长度的突发和信号传输。协议支持增量和回环操作：

增量突发访问连续地址并且突发中的每次传输地址仅是前一次地址的一个增量；

对于回环突发，如果传输的起始地址并未和突发（x 拍）中字节总数对齐那么突发传输地址将在达到边界处回环。例如，一个四拍回环突发的字（4 字节）访问将在16 字节边界回环。因此，如果传输的起始地址是 0x34，那么它将包含四个到地址0x34、 0x38、 0x3C 和 0x30；突发信息通过使用 HBURST[2： 0]并且 8 种可能的类型在中定义如下：

在这里插入图片描述

突发禁止超过 1KB 的地址边界。因此重要的是主机不要尝试发起一个将要超过这个边界的定长增量突发。将执行单个传输时使用未指定长度的增量突发理解为长度为一的突发比较合理。一个增量突发可以是任何长度，但是（长度）上限由地址不能超过 1KB （最大size* 最大burst次数 512bit*16）边界这个事实限定了。注：突发大小表示突发的节拍数量，并不是一次突发传输的实际字节数量。一次突发传输的数据总量可以用节拍数乘以每拍数据的字节数来计算，每拍字节数由 HSIZE[2： 0]指示。所有突发传输必须将地址边界和传输大小对齐。例如，字传输必须对齐到字地址边界（也就是 A[1： 0] = 00），半字传输必须对齐到半字地址边界（也就是 A[0] = 0）。

当一个突发不允许完成的特定情况下对任一从机设计而言如果突发提前终止，那么利用突发信息能够采取正确的动作显得很重要。从机能够通过监控 HTRANS 信号决定一个突发何时提前终止并且确保在突发开始之后每次传输有连续或者忙的标记。如果产生一个非连续或者空闲传输那么这表明一个新的突发已经开始因此前一次突发一定已经终止。如果总线主机因为失去对总线的占有而不能完成一次突发那么它必须在下一次获取访问总线时正确地重建突发。例如，如果一个主机仅完成了一个四拍突发的一拍那么它必须用一个未定长度突发来执行剩下的三拍突发。

下图表示了一个四拍回环突发并且第一次传输伴随一个附加等待状态。
在这里插入图片描述