一.存储器概述

（一）存储器分类

1.按在计算机中的作用（层次）分类

（1）主存储器（主存/内存储器/内存）
用来存放计算机运行期间所需的大量程序和数据，CPU可以直接对其进行访问。容量小、速度快、价格高。
（2）辅助存储器（辅存/外存储器/外存）
用来存放暂时不用的程序和数据，以及一些需要永久保存的信息，不能直接与CPU交换信息。容量大、速度慢、成本低。
（3）高速缓冲存储器（Cache）
介于主存和CPU之间，用来存放正在执行的程序段和数据，以便CPU能高速地使用它们。Cache和存取速度和CPU的速度相匹配。容量小，价格高，速度介于主存和CPU之间。现代计算机通常将其制作在CPU中。

主存一辅存：实现虚拟存储系统，解决了主存容量不够的问题
Cache一主存：解决了主存与CPU速度不匹配的问题

• 什么是多级存储系统
  为了解决存储系统大容量、高速度和低成本3 个相互制约的矛盾，在计算机系统中，通常采用多级存储器结构。（如上图）
  实际上，存储系统层次结构主要体现在"Cache-主存”层次和“主存-辅存”层次。前者主要解决CPU和主存速度不匹配的问题，后者主要解决存储系统的容量问题。在存储体系中，Cache、主存能与CPU直接交换信息，辅存则要通过主存与CPU交换信息；主存与CPU、Cache、辅存都能交换信息。
  存储器层次结构的主要思想是上一层的存储器作为低一层存储器的高速缓存。从CPU的角度看，"Cache一主存"层次速度接近于Cache，容量和价位却接近于主存。从"主存一辅存"层次分析，其速度按近于主存，容量和位价动接近于辅存。这就解决了速度、容量、成本这三者之间的矛盾。
  在“主存一辅存”这一层次的不断发展中，逐渐形成了虚拟存储系统，在这个系统中程序员编程的地址范围与虚拟存储器的地址空间相对应。对具有虚拟存储器的计算机系统而言，编程时可用的地址空间远大于主存空间。
• 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？
  ①存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。
  Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
  主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
  ②综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。
  ③主存与CACHE之间的信息调度功能全部由硬件自动完成。而主存与辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。

2.按存储介质分类

（1）磁表面存储器。如磁盘、磁带
（2）磁芯存储器
（3）半导体存储器。如MOS型存储器、双极型存储器，主存、Cache
（4）光存储器。如光盘

• 计算机存储介质有哪些？这些介质哪些属于内存哪些属于外存？（答案来自网络，供参考）
  计算机存储介质有磁表面存储器、磁芯存储器、半导体存储器、光存储器。内存都属于半导体存储器，而半导体存储器不一定是内存。磁表面存储器和光存储器属于外存。

3.按存取方式分类

（1）随机存储器RAM：存储器的任何一个存储单元的内容都可以随机存取，读写任何一个存储单元所需时间都相同，与存储单元所在的物理位置无关。断电后存储信息消失。读写方便、使用灵活，主要作用于主存和高速缓冲存储器
（2）只读存储器ROM：存储器的内容只能随机读出而不能写入。断电后存储信息不消失。和RAM可共同作为主存的一部分，统一构成主存的地址域。
（3）串行访问存储器。对存储单元进行读/写操作时，需按其物理位置的先后顺序寻址。包括
①顺序存取存储器SAM
读写一个存储单元所需时间取决于存储单元所在的物理位置。如磁带
②直接存取存储器DAM
既有随机存取特性，也有顺序存取特性。先直接选取信息所在区域，然后按顺序方式存取。如磁盘、光盘
（4）相联存储器CAM
可以按内容访问的存储器。可以按照内容检索到存储位置进行读写。如“快表”

4.按信息的可保存性分类

（1）易失性存储器：断电后存储信息消失，如RAM、主存、Cache
（2）非易失性存储器：断电后信息仍然保持，如ROM、磁表面存储器、光存储器
（3）破坏性读出：信息读出时被破坏。如DRAM芯片，读出数据后要进行重写
（4）非破坏性读出：信息读出时不被破坏。如SRAM芯片、磁盘、光盘

（二）存储器的性能指标

（1）存储容量=存储字数（MAR位数）×字长（MDR位数）（如1M×8位）
（2）单位成本（即每比特位价格）=总成本（价格）/总容量
（3）存储速度（即数据传输率、主存带宽）=数据的宽度（即存储字长、MDR位数）/存储周期
注：主存带宽指每秒从主存进出信息的最大数量

①存取时间（Ta）：存取时间是指从启动一次存储器操作到完成该操作所经历的时间，分为读出时间和写入时间。
②存取周期（Tm）/读写周期/访问周期：指存储器进行一次完整的读写操作所需的全部时间，即连续两次独立地访问存储器操作(读或写操作）之间所需的最小时间间隔。

二.主存储器

（一）基本组成

主存由存储体、MAR、MDR组成。存储体由许多存储单元组成，每个存储单元包含若干存储元件，每个存储元件存储一位二进制代码

多个存储元连接形成存储体。存储单元可存储一串二进制代码，这串代码称为存储字，这串代码的位数称为存储字长

1.译码器

如何根据地址决定读写哪个存储字？
给出n位二进制地址，对应2ⁿ个存储单元。译码器根据MAR中的地址，转变成某个选通线的高电平信号（给指定的自选线高电平），将MOS管导通，电容中的电荷被导出，通过监测是否有电流判断是1还是0，即可读出存储字。通过数据线将每一位的二进制信息传送到MDR中，CPU通过数据总线从MDR中取出存储字。

总容量=存储单元个数×存储字长
如 8K×8位
表示总共有8K=2¹³存储单元，每个存储单元有8位，13位地址，每个地址对应一行存储元，一行8个存储元

2.控制电路

用于控制译码器、MAR、MDR
MAR电信号后才能送到译码器，控制电路用于控制。数据输出时，电信号稳定后控制电路才允许MDR给数据总线输出数据

3.片选线

确定哪个芯片被选中
$\overline{\text{CS}}$芯片选择信号
$\overline{\text{CE}}$芯片使能信号
上划线表示低电平有效

4.读/写控制线

决定芯片是读还是写
（1）两根读/写线
$\overline{\text{WE}}$允许写
$\overline{\text{OE}}$允许读
（2）一根读/写线
$\overline{\text{WE}}$低电平写，高电平读

5.存储矩阵

大量相同的位存储单元（存储元）阵列构成

6.译码驱动

译码器和驱动器（加在译码器后面，保证输出电信号有效）。译码驱动负责将地址信号翻译成对应存储单元的选通信号

7.读写电路

完成读写操作。图中的线、控制电路都是读写电路

8.寻址

一个格子8bit，一行表示一个存储字（4B），设总容量1KB，则一共256行

（1）按字节编址：每个字节对应一个地址。1K个单元，每个单元1B，则地址线10根，地址范围0~1023

（2）按字寻址。设每个单元4B，则有256个单元
字地址算数左移两位，即可得到字节地址
如：字地址为1，将0000000001算数左移2位，得到0000000100，即字地址4

（3）按半字寻址：每个单元2B，512个单元
（4）按双字寻址：每个单元8B，128个单元

9.地址线与数据线

数据线数与地址线数共同反映存储芯片容量大小
（1）地址线：单项输入，位数与存储字的个数有关
（2）数据线：双向的，位数与读出或写入的数据位数有关

（二）SRAM和DRAM

根据存储原理的不同，可以把半导体随机存储器分为静态随机存取存储器SRAM（Static Random-Access Memory）和动态随机存取存储器DRAM（Dynamic Random Access Memory）

DRAM因为电容，所以是破坏性读出，因此需要重写，集成速度较慢，所以用作主存，成本低。DRAM较小，结构简单，因此集成度高，发热量小。电容里的电荷容易消失（刷新周期一般2ms），因此需要刷新。DRAM通常存储容量大，可以将行/列地址先分别放到行列缓冲区，分两批送到行/列地址译码器

1.刷新

以行为单位，每次刷新一行存储单元（二维的一行）。刷新有硬件支持，读出一行的信息后重新写入，占用1个读/写周期

①分散刷新：每次读写完都刷新一行，不会产生死区。存取周期变长，降低整机速度
②集中刷新：刷新时间固定，快到达2ms时安排时间对所有行进行刷新。存取速度快。集中刷新时无法访问存储器，称为访区“死区”
③异步刷新：2ms内保证每行刷新一次，刷新时同样会产生死区。缩短了死时间，又提高了整机速度。
④透明刷新：刷新安排在译码阶段，不存在死时间

• 什么叫刷新？为什么要刷新？说明刷新有几种方法。
  ①刷新是对DRAM定期进行的全部重写过程
  ②刷新原因：因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，因此安排了定期刷新操作
  ③常用的刷新方法有三种：集中刷新、分散刷新、异步刷新、透明刷新。
  集中刷新：在最大刷新间隔时间内，集中安排一段时间进行刷新，存在CPU访存死时间。
  分散刷新：在每个读/写周期之后插入一个刷新周期，无CPU访存死时间。
  异步刷新：是集中式和分散式的结合，在刷新周期内保证每行刷新一次，缩短了死时间，提高了整机速度
  透明刷新：刷新安排在译码阶段，不存在死时间

2.减少选通线数量

n位的地址信息，需要2ⁿ根选通线，若将一维改二维，一半行地址，一半列地址，即行/列分别2ⁿ/2根

通过使用行列地址，可以减少选通线的数量

地址的高4位指定行，低4位指定列。行列选通信号都被选通，才可以进行读写操作

（三）ROM

随机存取，非易失性存储器；结构简单，位密度比可读写存储器高
分类：
1.掩膜式只读存储器（MROM）
Mask Read-Only Memory
芯片生产过程中直接写入，无法改变。可靠性高，集成度高，价格便宜，灵活性差，生产周期长、只适合批量定制

2.一次性可编程只读存储器（PROM）
Programmable Read-Only Memory
允许用户利用专门的设备写入自己的程序，一旦写入，无法改变

3.可擦除可编程只读存储器（EPROM）
Erasable Programmable Read-Only Memory
可写入，可多次改写。修改时要先擦除全部内容，然后再编程。分为紫外线擦除UVEPROM（可擦除全部信息）和电擦除EEPROM（可擦除特定的字）。EPROM编程次数有限，写入时间过长，无法取代RAM

4.闪速存储器
可以在不加电的情况下长期保存信息，也可以在线进行快速擦除与重写。价格便宜，集成度高，位密度高（每个存储元只需要单个MOS管），擦除重写速度快。写的速度比读的速度慢。如U盘、SD卡

5.固态硬盘SSD
可以长期保存信息，快速擦除重写。相对于传统硬盘，读写速度快，低功耗，价格高

• 简述半导体随机存储器
  主存储器由DRAM实现，靠处理器的那一层（Cache)则由SRAM实现，它们都属于易失性存储器，只要电源被切断，原来保存的信息便会丢失。DRAM的每比特成本低干SRAM，速度也慢于SRAM。价格差异主要是因为制造DRAM需要更多的硅。ROM属于非易失性存储器。
  ①静态随机存储器SRAM的工作原理：通常把存放一个二进制位的物理器件称为存储元，它是存储器的最基本的构件。地址码相同时多个存储元构成一个存储单元。若干存储单元的集合构成存储体。SRAM的存储元是用双稳态触发器来记忆信息的，因此即使信息被读出后，它仍保持其原状态而不需要再生（非破坏性牍出）。SRAM的存取速度快，但集成度低，功耗较大，所以一般用来组成高速缓冲存储器。
  ②动态随机存取存储器DRAM的工作原理：DRAM是利用存储元电路中栅极电容上的电荷来存储信息的，DRAM的基本存储元通常只使用一个晶体管，所以它比SRAM的密度要高很多。DRAM采用地址复用技术，地址线是原来的1/2，且地址信号分行、列两次传送。相对于SRAM来说，DRAM具有容易集成、位价低、容量大和功耗低等优点，但DRAM的存取速度比SRAM的慢，一般用来组成大容量主存系统。DRAM电容上的电荷一般只能维持1~2ms，因此即使电源不断电，信息也会自动消失。为此，每隔一定时间必须刷新，这个时间称为刷新周期。常用的刷新方式有3种：集中刷新、分散刷新和异步刷新。
  ③只读存储器ROM的特点：ROM和RAM都是支持随机存取的存储器，其中SRAM和DRAM均为易失性半导体存储器。而ROM中一旦有了信息，就不能轻易改变，即使掉电也不会丢失，它在计算机系统中是只供读出的存储器。ROM器件有两个显著的优点：结构简单，所以位密度比可读写存储器的高；具有非易失性，所以可靠性高。

（四）双端口RAM和多模块存储器

1.双端口RAM

在空间上并行。为了提高CPU访问存储器的速度，即优化多核CPU访问一根内存条的速度，提出了双端口存储器。双端口存储器有左，右两个独立端口，分别具有两组相互独立的地址线，数据线，读写控制线。

发生冲突：
对于同一地址单元，两个端口同时写入数据
对于同一地址单元， 一个端口写一个端口读

无冲突：
对于同一个地址单元：两个端口同时读
对于同一个地址单元：两个端口不同时写

解决方法：置“忙”信号为0，由判断逻辑决定暂时关闭一个端口（即被延时），未被关闭的端口正常访问，被关闭的端口延长一个很短的时间段后再访问。

2.多模块存储器

在时间上并行。DRAM芯片恢复时间较长，为了提高访问速度，提出了多模块存储器。

（1）单体多字存储器

按照地址顺序读出数据，存储单元存储m个字，总线宽度也为m个字，一次性并行读出m个字。增大了存储器带宽，提高单体存储器工作速度。
每次只能同时取m个字，不能单独取其中某个字，灵活性较差。指令和数据在主存内必须是连续存放的。

（2）多体并行存储器

多个模块构成，每个模块有着相同的容量和存取速度，各模块都有独立的读写控制电路、地址寄存器和数据寄存器。它们既能并行工作，又能交叉工作。

①高位交叉编址：相当于“扩容”。本质上仍然是顺序存储器。高位地址表示体号，低位地址表示体内地址。在此方式下，总是把低位的体内地址送到由高位确定的模块内进行译码。访问一个连续主存块时，总是先在一个模块内访问，等到该模块访问完才转到下一个模块访问，CPU总是按顺序访问存储模块，存储模块不能被并行访问，因而不能提高存储器的吞吐率。

②低位交叉编址（双通道）：多体低位交叉编制可以有效的提高存储速度。可以在不改变每个模块的存取周期的前提下，采用流水线的方式并行存储，可以提高存储器的带宽。低位地址表示为体号，高位地址为体内地址。在此方式下，总是把高位的体内地址送到由低位体号确定的模块内进行译码。
确定某地址属于哪个存储体：模块号=单元地址%模块数m

设存取周期为T=4r，存取时间为r，恢复周期为3r
若连续访问00000、00001、00010…
对于高位交叉编址，这些地址都属于M0存储体，下一次访问前都需要等待M0进行恢复，则连续存储n个存储字需要nT

对于低位交叉编址，这些地址依次属于M0、M1、M2…，在M0恢复期间可直接访问M1。耗时(n-1)×r+T
若模块数m＞T/r，则流水线不会间断，但存储体会有闲置时间
若模块数m<T/r，则存储体还未恢复完，需要额外等待
若模块数m=T/r，则流水线不会间断，存储体也不会等待，利用率最高

• 有哪些技术能够提高CPU访存速度？
  为了提高CPU 访问存储器的速度，可以采用双端口存储器、多模块存储器等技术，它们同属并行技术，前者为空间并行，后者为时间并行。
  （1）双端口RAM：双端口RAM 是指同一个存储器有左、右两个独立的端口，分别具有两组相互独立的地址线、数据线和读写控制线，允许两个独立的控制器同时异步地访问存储单元。对于同一地址单元，两个端口同时写入数据或一个端口写一个端口读会发生冲突；两个端口同时读或两个端口不同时写不会发送冲突
  （2）多模块存储器：为提高访存速度，常采用多模块存储器，有单体多字存储器和多体并行存储器。（CPU的速度比存储器的快，若同时从存储器中取出n条指令，就可充分利用CPU资源，提高运行速度。多体交叉存储器就是基于这种思想提出的）
  ①单体多字存储器
  存储器中只有一个存储体，每个存储单元存储m个字，总线宽度也为m个字。一次并行读出m个字，地址必须顺序排列并处于同一存储单元。单体多字系统在一个存取周期内从同一地址取出m条指令，然后将指令逐条送至CPU执行，即每隔1/m 存取周期， CPU向主存取一条指令。显然，这增大了存储器的带宽，提高了单体存储器的工作速度。但指令和数据在主存内必须是连续存放的，一旦遇到转移指令或操作数不能连续存放，效果就比较差。
  ②多体并行存储器
  多体并行存储器由多体模块组成。每个模块都有相同的容量和存取速度，各模块都有独立的读写控制电路、地址寄存器和数据寄存器。它们既能并行工作，又能交叉工作。多体并行存储器分为高位交叉编址（顺序方式）和低位交叉编址（交叉方式）两种。
• 简述多体并行存储器的编址方式（选取上述定义，供参考）
  多体并行存储器的编址方式分为高位交叉编址和低位交叉编址
  ①高位交叉编址：本质上仍然是顺序存储器，相当于扩容。高位地址表示体号，低位地址表示体内地址。在此方式下，总是把低位的体内地址送到由高位确定的模块内进行译码。访问一个连续主存块时，总是先在一个模块内访问，等到该模块访问完才转到下一个模块访问，CPU总是按顺序访问存储模块，存储模块不能被并行访问，因而不能提高存储器的吞吐率。
  ②低位交叉编址：可以有效的提高存储速度。可以在不改变每个模块的存取周期的前提下，采用流水线的方式并行存储，可以提高存储器的带宽。低位地址表示为体号，高位地址为体内地址。在此方式下，总是把高位的体内地址送到由低位体号确定的模块内进行译码。