逻辑门器件（与或非）
与门
两个数相与，当两个都为1，结果才为1，一旦有一个0结果就是0
或门
两个数相与，当有一个数等于1，结果就为1，当两个数都为0时结果才为0
非门
一个数取反
与非 或非 异或
与非
先与后非
或非
先或后非
异或
相同为0，相异为1
门电路求奇偶校验位
2进制加法和就校验位，通过异或实现，当输入偶数个1则输出0当输入奇数个1则输出1，当两个1相加则为0，当两个0相加也为0，当其中有一个为0有一个为1时才会为1，满足异或或则相同为0相异为1
一位全加器
全加器是最基本的加法单元，有加数A(i)、B(i)与低位传出来的进位C(i-1)三个输入，有本位和S(i)和向高位的进位C(i)
串行加法器
将一位全加器串起来，低位全加器加完之后，将进位传到下一个全加器中进行计算，以实现多位数的加法
并行加法器
根据进位c的公式 发现公式中的C(i-1)是需要上一位加法器加完才能得到的数，而C(i-1)的公式中有C(I-2)是需要上上个加法器算完才能得到的数，那想要几个加法器一起工作，就需要将每位的C都展开，最后展开到C0，这样的话，每位的进位C就只需要每一位的加数和第一位的C0直接算出，就不需要等待上一个加法器算完之后再进行计算。
并行加法器串行连接
由于并行加法器在计算进位的时候越到高位所用到的逻辑门器件越多，为了节约成本在实现高位运算的时候，往往通过并行加法器的串行连接方式，设计n位的并行加法器，将n个n为加法器串联起来，以实现n x n位的加法运算
并行加法器的并行连接
并行加法器的串行连接，每个加法器依然要等待上一个加法器的进位C（n）计算完之后才能进行计算，根据并行加法器的原理，同样我们可以通过逻辑推导，将每一位的进位C通过C(0)和所有加数求表示出来，所以就有了并行加法器的并行连接
算术逻辑单元（ALU）的功能和结构
算术运算：加减乘除等
逻辑运算：与或非、异或等
辅助功能：移位，求补等
ALU的结构（4位ALU）
A和B都是操作数（加数，除数，减数等），S是运算模式（算术运算、逻辑运算、辅助运算）
